逻辑初开

数字系统用离散符号（通常 0/1 两个电平区间）表示与处理信息，与连续取值的模拟系统相对。它胜出的原因不是信息密度——恰恰相反，单个符号承载的信息更少——而是抗噪与可再生：只要信号落在判决区间内，噪声就被视为不存在。ADC/DAC 是模拟世界与数字世界之间的两道门，你手机里的每一次通话都要过这两道门。

模拟链中，每一级都叠加噪声与非线性失真，且误差不可分离——你无法从退化后的波形里分清哪部分是信号、哪部分是噪声，放大与滤波都只是换种方式失败。数字链不同：每一级是判决 + 再生——把输入与阈值比较，重新输出标准电平。只要退化没越过判决线，噪声就被彻底丢弃。这就是数字系统可以级联百万级而模拟系统不能的根本原因。

M 进制每符号携 log₂M bit：三进制 1.58 bit、四进制 2 bit，密度确实更高。但同一电压摆幅 V 内塞进 M 个电平，相邻电平间隔为 V/(M-1)，噪声容限约为其一半：5V 下二进制 2.5V、三进制 1.25V、四进制 0.83V——进制翻倍，容限腰斩，级联起来错误率指数上升。理论上每符号最优进制是 e≈2.718（三进制最接近），但工程上二进制容限最大、器件只需"导通/截止"两态，设计与验证成本最低。鲁棒性战胜了密度。

n 位补码的本质是模 2ⁿ 运算：-x 用 2ⁿ - x 表示。于是 A - B ≡ A + (2ⁿ - B) ≡ A + B 的补码（mod 2ⁿ）——减法变成加法，ALU 里不需要减法器；最高位的进位溢出自然丢弃，正好对应取模。附带红利：零只有一种表示（原码/反码都有 +0 与 -0），且 n 位范围 [-2ⁿ⁻¹, 2ⁿ⁻¹-1] 不对称多一个负数。取反加一的口诀，就是模运算的工程写法。

布尔代数以与、或、非为基，配交换/结合/分配/吸收等定律，德摩根律 ¬(A·B) = ¬A+¬B 是形式变换的主力。功能完备集：{与,或,非}、{与非}、{或非} 都能单独生成任意布尔函数——NAND 输入短接得非门、后级再非得与门、输入先双非得或门。而 {异或} 不完备：异或是线性运算，怎么组合都跳不出线性函数，永远搭不出"与"。CMOS 工艺天然先产出反相门，所以 NAND 是标准单元库的真正基石。

真值表唯一确定一个布尔函数；n 变量有 2ⁿ 行，每行对应一个最小项（全体变量的与）。把输出为 1 的最小项相或，得积之和 SOP；把输出为 0 的行写成最大项（全体变量的或）相与，得和之积 POS——两者等价，互为对偶。但行数随变量指数爆炸（8 变量 256 行、16 变量 65536 行），真值表只能描述小函数，工程函数必须靠表达式化简与模块分解来管理复杂度。

用布尔定理手工化简，每一步都合法，但局部最优 ≠ 全局最优：先展开还是先合并，结果可能天差地别，甚至绕回起点不收敛。它没有告诉你"何时停"的判据。这正是算法史上的经典问题——后来 Quine-McCluskey 算法把化简系统化（列表求全部素蕴含项再选最小覆盖），ESPRESSO 启发式则支撑了现代综合工具。卡诺图是同一件事的可视化版本：把"方向感"变成"空间感"。

卡诺图把真值表排成二维网格，行列按格雷码排序——几何上相邻的格（含首尾环绕）只差一个变量。圈住 2ᵏ 个相邻的 1 成矩形，就消去 k 个变量，得到一个蕴含项；用最少的圈覆盖全部 1，即得最简 SOP。无关项（don't care，记 ×）是输入中不可能出现或输出无所谓的组合，可自由当 0 或 1——把 × 圈进大圈能进一步降项。超过 4~5 变量后图法失效，交给 Quine-McCluskey 与综合工具。

CMOS 反相器的电压传输特性（VTC）呈 S 形：过渡区增益 >1，能把偏离的电压"拉回"轨电平——这就是再生的物理来源。四个参数划定契约：V_IL/V_IH 是输入判决边界，V_OL/V_OH 是输出保证电平；噪声容限 NM_H = V_OH - V_IH、NM_L = V_IL - V_OL，是级联后仍能正确判决的余量。扇出受驱动电流与负载电容约束，接太多门电平与延迟都会劣化。最后：高电平叫 1 只是正逻辑约定——换负逻辑，同一"与非"器件就成了"或非"门。逻辑功能是约定，物理器件才是事实。

两级 SOP 只是起点：把公共子表达式提取为中间信号，多级电路往往比两级更省门——这就是多级最小化，现代综合工具的核心。再往上是层次化设计：晶体管 → 门 → 标准部件 → 数据通路 → 系统，每层用接口封装下层的物理细节，上层只面对延迟、功耗、功能三参数。你从模拟噪声里逃出来，靠的不是某一个聪明技巧，而是这一整套"分层签契约"的方法论——它将贯穿天机门全部二十六章。