硅基咒语
用文字画电路不过是换种笔——这句话，仿真幻影说对了一半。
咒语之门 · 抽象层次反直觉挑战
铸器堂的门没有锁。推开它，你看见的不是图纸、不是器件、不是面包板。是一面墙，墙上刻满了字。
诺依曼老祖站在墙边，手里没有图纸，只有一支笔。「你之前的设计，画在纸上，就是一张纸。刻进硅里，要多少道工序？」你还没回答，墙上那些字忽然亮了——一行 module 底下长出了线、长出了门、长出了触发器，最后长出了一整座处理器。
诺依曼老祖
「从今天起，你不画了。你写。但先告诉我——同一块电路，从系统级到晶体管级，你看到的是同一个东西吗？哪一层最重要？」
抽象层次反直觉挑战 · 五层下探
拖动滑块逐层下探，走完系统→行为→RTL→门→晶体管五层。每层代码不同，电路不同——但都是同一块电路。
module 初铸 · 骨架拼装
笔尖触墙的瞬间，字开始自己排列。老祖的声音在耳边：「先造一个壳。module——你的一切设计都装在里面。」墙上浮出一个空壳的轮廓：module ___ ( ___ ); endmodule
诺依曼老祖
「名字，端口，方向。三样东西，你来填。module 不是函数——函数被调用、执行、返回。module 被实例化，像芯片被焊在板上，端口就是引脚。」
module 骨架拼装 · 从碎片池拖出正确的片段
按正确顺序点击碎片，拼出：module counter(input clk, input rst, output [3:0] count); endmodule
端口方向实验 · 切换 clk 的方向看电路反应
数据之骨 · wire/reg/integer/parameter
壳是空的。老祖往里扔了四块骨头。「wire——线。reg——变量。integer——整数。parameter——参数。」你伸手去拿 reg，老祖按住你的手：「你知道 reg 是什么吗？」「寄存器？」你说。老祖摇头：「这个名字会骗你到 Boss 战。」
仿真幻影 · 低语
「reg 就是寄存器……你这么以为？我记下了。S9 见。」
数据类型归类 · 把四块骨头拖到正确场景
点击数据类型，再点击对应场景槽位，完成匹配。
reg 真相实验 · 同一个 reg 挂到两种 always 下
always @(*) 组合逻辑
always @(posedge clk) 时序逻辑
行为之惑 · 并发执行模型
骨架搭好了。老祖递给你两把锤子：「assign——连续赋值。always——行为块。」你接过 assign，写下三行：assign x = a & b; assign y = x | c; assign z = y ^ d; 你以为 x 先算完，再传给 y，再传给 z。信号波形弹出来的瞬间，你的手停了。三行同时生效。没有先后。
仿真幻影 · 低语
「你在 always 里用软件思维排序？我记下了。这笔账 S9 翻。」
执行顺序实验 · 三行 assign 的波形
三行 assign 看似有依赖关系，但它们同时生效。拖动时间轴观察。
assign vs always 对照
三行 assign（并发）
always @(*) 块（块内顺序，块间并发）
RTL 铸造 · if-else 与锁存器
并发的震荡还没散，老祖递来新工具。「RTL——寄存器传输级。你写 if-else，写 case，写 for。但记住：你写的每一行，都要能变成门和触发器。」你接过工具，写了一个选择器：always @(*) begin if (sel) y = a; end 老祖看着你没写 else 的那行代码，没说话。综合结果的弹窗亮了。你看见了不该有的东西。
诺依曼老祖
「仿真器说'没赋值就保持原值'，它觉得你在乎稳定性。综合器说'保持原值就要存住它，存住它就要锁存器'——你没要的东西，它给你造了。」
if-else / case 编辑器 · 切换有无 else/default
门级与组合 · RTL 的骨骼
老祖让你低头看脚下。你写的 RTL 代码浮在空中，底下投出影子——影子里全是门。「你写的每一行 assign，下面是两个 NOT、两个 AND、一个 OR。」他递给你一把放大镜：「自己拆。」
诺依曼老祖
「你以为你写的是代码。不，你写的是一整座门阵列。RTL 是它的名字，门级是它的骨骼。综合不是翻译——是铸造。」
RTL→门级映射放大镜 · 逐行扫描
选择一行 RTL 代码，查看其门级网表展开。
ALU 实例化 · 4 位 ALU 综合展开
时序之锁 · 仿真初值 ≠ 硬件初值
你在门阵列里穿行，忽然脚下的线全停了。所有信号冻结——没有时钟，门阵列只是一堆死石头。老祖的声音从很远传来：「要让它动，你需要一个心跳。」墙上浮出一行代码：always @(posedge clk) q <= d; 你照着写。波形弹出来——完美。然后你看见墙角站着一个影子。它没有脸，但它在笑。
仿真幻影 · 首次现身
「你忘了什么。上电的时候，q 里是什么？仿真器大方地给了你 0。我给你真相——unknown。你看见了吗？这就是我的脸。」
D 触发器建模 · 仿真 vs 综合后仿真
仿真波形
综合后仿真
修复 · 加异步复位
赋值之殇 · 阻塞 vs 非阻塞
仿真幻影的最后一句话还在回响。老祖递来两面镜子，一模一样的代码，唯一区别是一个用 =，一个用 <=。「同一个 always @(posedge clk)，同一个逻辑。你告诉我，哪个对。」你看着两份仿真波形——完全一样。全绿。「都一样？」你说。老祖把镜子翻过来。背面是综合后的波形。两条线，分道扬镳。
仿真幻影 · 彻底显形
「你终于看见我了。你的代码在我的镜子里是完美的——但镜子外面呢？= 和 <= 的差距，就是仿真和综合的差距。这就是我的全部力量。」
双镜对比 · 翻转镜子看综合后真相
规范铭刻 · 两条铁律
赋值铁律
重铸模块 · 模块化与三段式 FSM
你盯着那道裂缝。仿真幻影退了，但裂缝还在。老祖递来锤子和钉。「你之前写的代码，从头到尾堆在一个 module 里。一坨。拆开。」你把计数器拆成一个模块，把 ALU 拆成另一个模块，用端口把它们接起来。
诺依曼老祖
「你之前的状态机写在哪？一个 always 里？一段式。拆成三段——状态寄存器、次态逻辑、输出逻辑。时序段只用 <=，组合段只用 =，各走各的路。裂缝不是被填上的——是被拆开的。」
模块实例化 · 拖拽模块图标连接端口
.a .b .op .result
.clk .rst .count
FSM 三段式重构 · 时序 / 组合 / 组合
第一段 · 状态寄存器（时序）
第二段 · 次态逻辑（组合）
第三段 · 输出逻辑（组合）
仿真幻影 · 三问排除法收网
你写完了 testbench。激励波形铺满屏幕，输出全绿。「仿真通过。」你说。镜子碎了。仿真幻影从碎镜中走出来，这一次它有了脸——你的脸。
仿真幻影
「你的代码在我的镜中完美无瑕。每一行都按你的意思执行，每一个波形都如你所愿。你为什么害怕把镜子换成现实？三问。答不上来，你就永远活在镜子里。」
诺依曼老祖
「你的刻痕，够用了。七道综合刻痕，逐道收网。」
渊账累计 0 笔 · 三问全对后清零
铸器之道 · 描述即设计
碎镜重组。你站在一面清澈的镜子前。镜中不是波形，是门——你写的每一行代码，都变成了真实的 AND、OR、D 触发器。老祖递来最后一组工具。「Verilog 是开始，不是终点。SystemVerilog 是它的进化。然后——FPGA。你的代码烧进去，变成真实的硬件在跑。最后——流程。规格、HDL、仿真、综合、验证。缺一步，仿真幻影就回来。」
诺依曼老祖
「你用语言铸造了硬件。但硬件——怎么变成一台机器？那是下一座山。」
知识图谱点亮 · 十六碎片排认知链
点击下方碎片，按因果顺序点亮认知链。