逻辑之王
栅压为符，沟道为路，源汲为门户。
加源漏，成开关
筑基五层。你站在一片开阔的修炼场上。空气中弥漫着电弧微光。
从 ch08 PN 结的"单极剑气"，到 ch09 肖特基的"异姓合作"，到 ch10 MOS 结构的"隔空控物"——你走过漫长的筑基路。每一层都在为今天做准备。
石台上浮着 ch10 的老朋友——金属栅、氧化层、P 型衬底。但这次，肖克利祖师在栅两侧各加了一个 N+ 掺杂区。
肖克利祖师「MOS 电容的反型层是死水——电子无处来，无处去。现在加上源和汲——反型层变成活路。MOS 电容变成 MOSFET。」
四个端子：源 S(电子供应站)、汲 D(电子终点站)、栅 G(开关控制器)、体 B(衬底，通常接地)。
沟道形成可视化 · VGS 扫描
👆 拖动下方 V_GS 滑杆（或点「自动扫描」），观察 N⁺ 源、漏之间的沟道如何从无到有。
预测：加源漏后会怎样？
V_GS=0V, V_DS=1V 时，I_D 大约是？
V_GS=2V, V_DS=0.1V 时，I_D 大约是？
V_DS 从 0 增大到 3V（V_GS=2V 固定），I-V 曲线形状是？
I-V 输出特性曲线（实测）
四端子 · 一个开关
VGS < VT：截止，源汲断开。VGS ≥ VT：反型层连通源汲，沟道形成，电流可通。一个电压控制一道电流——数字逻辑的基础。
沟道处隐约可见一道王者的目光……
详解 · K12-01 MOSFET基本结构与工作原理
四端器件（G/D/S/B）；栅氧下形成反型沟道连通源漏即导通；NMOS电子沟道、PMOS空穴沟道，V_GS超V_th开启；是现代数字/模拟电路的原子开关。
详解 · K12-19 NMOS与PMOS的特性对比
NMOS电子迁移率高~2-3×、驱动强、速度快；PMOS空穴迁移率低、常作上拉/负载；CMOS互补推挽实现近零静态功耗，是现代逻辑基石。
线性区
肖克利祖师「不是背公式——从基本物理出发，一步步推。」
当 VDS << VGS−VT 时，VDS²/2 可忽略：Id ≈ μnCox(W/L)(VGS−VT)VDS —— MOSFET 是电压控制电阻。
线性区 I-V 实验器
第一步：反型层电荷 Q_n(y) = ?
第二步：漂移电流 I_D = W·Q_n(y)·μ_n·(dV/dy) = ?
第三步：积分 I_D·∫₀ᴸdy = ?
第四步：线性区 I_D = ? (V_DS < V_GS-V_th)
第五步：饱和区 I_D,sat = ? (V_DS ≥ V_GS-V_th)
漂移电流 × 沟道电荷
线性区：Id ∝ (VGS−VT)·VDS。MOSFET 等效为压控电阻。增强型(VGS=0 关断)是数字电路首选——静态功耗低。
详解 · K12-02 长沟道MOSFET的I-V特性推导
平方律 I_D=μC_ox(W/L)[(V_GS−V_th)V_DS − V_DS²/2]（线性区），饱和区 V_DS≥V_GS−V_th 时 I_Dsat=(μC_ox/2)(W/L)(V_GS−V_th)²；由泊松+边界条件从第一性原理导出。
详解 · K12-03 线性区与饱和区的工作条件
V_DS < V_GS−V_th → 线性区（沟道未夹断，类电阻）；V_DS ≥ V_GS−V_th → 饱和区（漏端夹断，电流饱和）；这是所有MOS电路工作区划分的根。
饱和区
当 VDS 增大到 VDS,sat = VGS−VT：漏端 Qn(L) = 0——沟道在漏端被夹断。
代入线性区公式：
饱和区电流只与 VGS 有关，与 VDS 无关(理想)。平方律——MOSFET 作为放大器和恒流源的基础。
肖克利祖师「跨导 gm = ∂Id/∂VGS = μnCox(W/L)(VGS−VT)。gm/Id = 2/(VGS−VT)——模拟设计的核心指标。」
输出特性曲线 · Id vs VDS
平方律 · 放大器之魂
饱和区 Id ∝ (VGS−VT)²。夹断不是断路——载流子被电场扫过夹断区。gm 衡量栅压对电流的控制灵敏度。
详解 · K12-05 沟道长度调制效应(CLM)
饱和区漏端夹断点随V_DS向源端移动→有效沟长L_eff缩短→I_D略增，等效 I_D(1+λV_DS)；λ∝1/L，短沟道λ大，输出电阻 r_o=1/(λI_D) 下降。
V_th推导
肖克利祖师「VT 不是一个随意设定的数——它由三个物理量共同决定。一步步推。」
阈值电压设计器 · 参数扫描
三把钥匙调 VT
改栅材料功函数(改 VFB)、调掺杂浓度(改 QB)、改氧化层厚度(改 Cox)——工艺工程师调控 VT 的三把钥匙。现代芯片用金属栅+高 k 精确调 VT ≈ 0.3V。
肖克利祖师收起三把钥匙，又摸出一根更细的针：「上面假设沟道掺杂均匀——NA 一个数管整条沟。真芯片里，这太粗。」
肖克利祖师
「现代工艺用非均匀掺杂：沿沟道分段注入——源漏两头打一道浓一点的口袋注入（Halo / Pocket），中间留淡。这叫Vt 调整注入。两头浓掺杂把耗尽层夹窄，抑制短沟道时漏极对栅的控制权外泄（DIBL）；中间淡掺杂保迁移率。一根针，既调 Vt，又挡短沟道效应——精修的手艺。」
所以 NA 不再是一个数，而是一条沿沟道的分布曲线。Vt 调整从"三把粗钥匙"进化到"按分布精修"——这也为后面短沟道效应（SCE / DIBL）的对策埋下伏笔。
详解 · K12-04 阈值电压V_th的完整表达式
V_th = V_FB + 2φ_F + √(2ε_s q N_A 2φ_F)/C_ox − Q_ox/C_ox；含平带电压、体电势、耗尽层电荷与氧化层固定电荷；决定开启难易。
详解 · K12-11 阈值电压设计：沟道掺杂分布设计
通过沟道区掺杂浓度/分布调节V_th（N+多晶调平带、沟道 implant 调V_th）；阈值可调是制造兼容多V_t标准单元的前提。
体效应
肖克利祖师「衬底加反偏——耗尽层更宽，需要更大的栅压才能把电子拉到表面。」
体效应是 MOSFET 的四端子特性的直接后果。在数字电路中，NMOS 体接地、PMOS 体接 VDD——体效应让串联 NMOS 的 VT 逐级升高。
体效应演示 · VT vs VSB
四端子的代价
体效应让 VT 随衬底偏压升高。串联 NMOS 链中，最上面的管子 VT 最高——这是 pass-transistor 逻辑电平退化的根源。
详解 · K12-12 非均匀掺杂与Vt调整注入
大剂量浅 implant 在表面形成阈值调整层，不显著改变迁移率；结合 halo/pocket 抑制短沟道，实现精确V_t与DIBL折中。
详解 · K12-20 MOSFET的小信号等效电路
小信号下MOSFET≈g_m v_gs 受控电流源 + r_o(沟道长度调制) + C_gs/C_gd/C_gb 电容；是放大器/射频电路分析的基本模型。
g_m与放大
萨支唐「栅压每变1mV，电流变多少？这就是跨导g_m——衡量栅压对电流的控制力，也是模拟放大器增益的核心。」
"增大g_m的路径：增大W/L（宽器件）、增大C_ox（薄氧化层=高k）、增大μ_n（应变硅）、增大(V_GS-V_th)（高过驱）——但每个都有trade-off。"
- W/L大→寄生电容大、面积大
- t_ox薄→栅漏电大（HKMG缓解）
- μ_n大→应变硅工艺复杂
- V_GS-V_th大→功耗大
"这就是模拟设计的艺术——在g_m、带宽、功耗、面积之间找平衡点。"
g_m 参数扫描 · 雷达图
调节四个旋钮，观察g_m变化与trade-off
g_m · 放大器之魂
g_m是MOSFET作为放大器的品质因数。增大g_m的每条路径都有代价：W/L大→面积/电容大；t_ox薄→栅漏电；μ_n高→应变硅复杂；V_OV高→功耗大。增益、带宽、功耗、噪声、面积——不可兼得。
详解 · K12-06 跨导g_m的定义与推导
g_m=∂I_D/∂V_GS，饱和区 g_m=μC_ox(W/L)(V_GS−V_th)=2I_D/(V_GS−V_th)=√(2μC_ox(W/L)I_D)；是放大能力核心，决定增益与带宽。
详解 · K12-25 MOSFET的功耗来源概述
动态功耗 P_dyn=αC V²f（充放电）、静态漏电 P_leak（亚阈值/DIBL/隧穿）随微缩指数↑；DVFS/电压缩放是能效优化主轴。
亚阈值
VGS 略低于 VT——Id 并没有突然归零。弱反型层中，电子通过扩散机制从源流向漏。
亚阈值摆幅 SS 的理论极限 60 mV/dec——温度决定。这意味着想把关断电流降到导通的 10⁻⁶，至少需要 600 mV 的过驱动窗口。
肖克利祖师「60 mV/dec 是天道约束。VT 不能太低——否则关不住。这也是现代 VT ≈ 0.3V 已是极限的原因。」
亚阈值特性 · 半对数曲线
亚阈值摆幅 S · 三旋钮实验台
关态漏电计算器
60 mV 天堑
亚阈值区是扩散电流(非漂移)。SS 极限 60 mV/dec 约束了 VT 的下限和功耗的下限。这是 thermodynamic 的天道。
沟道深处隐约传来电容的低鸣……
详解 · K12-07 亚阈值导电与亚阈值摆幅S
V_GS<V_th 时弱反型仍指数导通 I_D∝exp(V_GS/nV_T)，S=∂V_GS/∂(log I_D)≈60 mV/dec×n；S越小开关越陡、静态功耗越低，是低功耗极限。
MOSFET电容
萨支唐「电流是DC——但电路要开关，必须考虑电容。MOSFET不是只有电流——电容决定速度和动态功耗。」
寄生电容：C_ov(重叠电容，L_ov≈10-20nm)、C_sb/C_db(结电容)。共源放大器中C_gd被密勒效应倍增(1+A_v)倍——输入电容C_in=C_gs+C_gd(1+A_v)暴增。
"电容——决定速度、决定动态功耗P_dyn=αfCV²。"
MOSFET 电容分区 · 三区切换
电容 · 速度之锁
Meyer模型：三区电容分配不同。饱和区C_gd≈0但密勒效应在模拟电路中仍致命。数字电路P_dyn=αfCV²是功耗基本公式。τ≈C_L·V_DD/I_on决定门延迟。
详解 · K12-08 MOSFET电容模型：C_gs,C_gd,C_gb
栅下电荷随偏置在栅-源/栅-漏/栅-体间分配；饱和区 C_gs≈⅔WLC_ox、C_gd≈0（漏端夹断）、C_gb≈0；是高频/开关速度建模关键。
Dennard缩放
肖克利祖师「器件缩放——所有尺寸÷κ，电压÷κ，掺杂×κ——电场不变，功耗密度不变。这是 Dennard 缩放。」
但 VDD 撞 kT/q 墙，2005 年左右 Dennard 缩放失效。工业转向恒定电压缩放——电场增大，可靠性恶化。
从平面(单面控制)到 FinFET(三面围堵)到 GAA(四面全环绕)——每次进化都在减小 λnat，增强栅控。
器件结构演进 · 缩放对比
三维破局 · 栅控之道
平面→FinFET→GAA→CFET：每代进化都在减小 tsi，增强栅极对沟道的控制力。Wfin ≤ 5nm 时栅控足够强。GAA 全环绕是极致——SS 接近 60 mV/dec 极限。
详解 · K12-09 MOSFET按比例缩小理论：恒定电场缩放
尺寸k倍↓、电压k倍↓、掺杂k倍↑→电场不变、电流k倍↓、延迟k倍↓、功耗k²倍↓、密度k²倍↑；是摩尔定律的物理基础。
详解 · K12-10 一般化按比例缩小与不可缩小效应
电压不随尺寸等比↓（阈值/带隙下限）→纵向电场↑、泄漏↑；出现量子限制、隧穿、变异性等"不可缩小"效应，逼迫 FINFET/三维结构。
短沟道群魔
肖克利祖师「你推导的那些公式——都有一个前提：沟道足够长。当沟道短到 20nm、7nm——漏端电场穿透整个沟道。渐变沟道近似失效。」
暗红裂纹从器件模型中蔓延。心魔的声音响起：
短沟道心魔「你以为推导出公式就万事大吉？看看你的器件有多小——20nm 沟道。我的电场，从漏端直达源端。你的栅极，控制不住。」
- CLM：夹断点向源端移动 → Leff = L−ΔL → Id 增加因子 (1+λVDS)
- DIBL：漏端电场降低源端势垒 → VT = VT0 − η·VDS
- 速度饱和：v → vsat ≈ 10⁷ cm/s → Id 从平方律变为线性
- HCI：热载流子注入氧化层 → VT 漂移、gm 退化
- Punchthrough：源/汲耗尽层合并 → 栅极失控
短沟道效应对抗
心魔档案 · 五击全录
短沟道效应的根源：栅控力不足。漏端电场侵入沟道，破坏渐变沟道近似。对抗之道——增强栅控：减薄 tox、三维结构(FinFET/GAA)、Halo 注入。
详解 · K12-13 有效沟道长度的不同定义与提取方法
L_eff（电学沟长）= 物理栅长−源漏结横向扩散−ΔL(CLM)；由总电阻/串阻反推或 Split-CV 提取，是模型标定的基准。
详解 · K12-14 源漏串联电阻的定量分析
R_sd（硅化物/接触/延伸区）串联在沟道外，等效降低驱动V_GS'与跨导，I_D≈μC_ox(W/L_eff)(V_GS−V_th−I_D R_sd)²/2；先进节点R_sd占比急剧上升。
详解 · K12-15 短沟道效应(SCE)的物理起源
栅长逼近耗尽层宽时，源漏耗尽区"抢走"栅对沟道控制→V_th随L↓而↓、关态漏电↑；是尺寸微缩的物理天花板之一。
详解 · K12-16 漏致势垒降低(DIBL)
高V_DS下拉低源端势垒→关态亚阈值电流指数↑、V_th进一步↓；DIBL=ΔV_th/ΔV_DS，与SCE同源，由源漏势场穿透引起。
详解 · K12-17 速度饱和对短沟道I-V的影响
强电场下载流子速度饱和v_sat而非μE，I_Dsat→W·Q_inv·v_sat 而非平方律；先进节点驱动电流由速度饱和主导，迁移率增益被削弱。
详解 · K12-18 热载流子效应与器件退化
高横向电场加速载流子越过Si/SiO₂势垒陷获/界面态→V_th漂移、g_m退化；LDD(轻掺杂漏)与Spacer缓解，是可靠性/寿命关键。
沟道工程
萨支唐「短沟道是噩梦——但工程有办法。一代代工程对抗：LDD、HALO、应变硅、HKMG、FinFET——每个补丁对应一个短沟道效应。」
- LDD（轻掺杂漏）：源漏靠近沟道一侧做轻掺杂延伸区→降漏端峰值电场→HCI缓解+DIBL缓解
- HALO/Pocket注入：源漏两侧高掺杂P型"口袋"→屏蔽漏端电场→V_th滚降减轻
- 应变硅：NMOS拉伸Si、PMOS压缩SiGe→μ提升30-100%
- FDSOI/FinFET：超薄体/三面包裹→栅控力增强→SCE大幅抑制
- SPICE/BSIM：工业标准紧凑模型——几百个参数拟合实测数据
- 功耗：P_dyn=αfCV² · P_stat=I_off·V_DD · 短路功耗P_sc
"MOSFET是逻辑之王，不是因为它完美，而是因为它可缩放、可制造、可集成、可演进——它是工程妥协的极致。"
沟道工程对抗 · 开关面板
工程妥协的极致
MOSFET是逻辑之王，不是因为它完美，而是因为它可缩放、可制造、可集成、可演进——每个短沟道效应都有对应的工程补丁。BSIM是工业语言，把物理封装成参数。
沟道深处王者之气凝聚——逻辑之王在等你。
详解 · K12-21 SPICE电路仿真基础与器件模型层级
器件模型分物理/半经验/查表；SPICE用模型卡（LEVEL/库）描述I-V/C-V；模型精度决定电路仿真与硅后一致性。
详解 · K12-22 BSIM紧凑模型：工业标准器件模型
工业标准紧凑模型（BSIM3/BSIM4/BSIM-CMG），用少量几何/工艺参数拟合全偏置I-V/C-V；是foundry交付PDK的核心，支撑纳米节点仿真。
详解 · K12-23 MOSFET的噪声模型
主要噪声为闪烁噪声(1/f，界面态)与热噪声(沟道，4kTγg_m)；1/f 在低频/模拟/传感器链路致命；是低噪声设计考量。
详解 · K12-24 SOI MOSFET基础
绝缘层上硅，埋氧隔离降低结电容/寄生/闩锁、天然抗辐射；FDSOI还能背栅调节V_th，是低功耗/射频的重要路线。
逻辑之王三问
沟道深处，一道王者的身影凝聚——金甲，手持通断之符，目光如栅压般精准。逻辑之王，通道的主宰。
逻辑之王「你推了 VT，推了 I-V，见识了心魔，走过了三维进化。但你真的懂沟道了吗？三问。答对——我赐你沟纹烙石，十二痕成。答错——你的沟道被我校准，VT 偏移 0.5V。」
肖克利退到一旁。熵魔的热浪从崖底涌来，缠绕在王者周围。
三问。答错一问，沟道被校准；三问全对，沟纹烙石。
详解 · K12-26 MOSFET品质因数：BFOM与RF品质因数
功率器件优值 BFOM=R_on·Q_g（导通电阻×栅电荷）；射频优值 f_T(单位电流增益截止频率)、f_max(最高振荡频率)；衡量开关/射频能力。
沟纹
王者收符——沟道中浮现一道纹路：源、栅、汲三字——沟纹。十二痕已成。
逻辑之王(退散)「你看见了沟道的全部——从形成到夹断到缩短到三维。沟纹烙石，归你。」
肖克利祖师「筑基五层。万器归宗。」
你低头看本命石——第十二痕正在浮现：一道波纹(沟道)，上面横跨一竖(栅极)，两侧各一点(源、汲)——沟纹。十二痕已成。
廿六枚碎片依次点亮
十二痕已成：灵根、电阻率、杂痕、输运纹、击穿痕、复合痕、结纹、隧痕、镜纹、断纹、栅纹、沟纹。
肖克利祖师
「MOSFET 靠电压控电流。有没有别的器件，能实现电流控电流？」
「一个小电流，控制一个大电流——四两拨千斤。」
「下一章——双极器件与光电。BJT、HBT、LED、光伏……筑基圆满之路。」
远处崖顶隐约有双极的光芒在闪烁。ch13。
接下来——从电压控电流到电流控电流。
详解 · 筑基五层复盘 · 逻辑之王
逻辑之王 MOSFET 把"电场控沟道"做成原子开关，撑起全部数字文明。长沟道平方律→短沟道 CLM/速度饱和/DIBL/SCE/HCI，微缩从 Dennard 的甜蜜期走入"不可缩小"墙；V_th 设计与 implant 是制造可调性的根；BSIM 紧凑模型把物理搬进 SPICE；功耗（动态+漏电）是后摩尔主线。下一章 ch13 百器朝宗——双极/BJT 与更多器件，逻辑之王的同源异脉。