炼砂成芯

16nm 节点栅长 ~16nm，一粒 0.1μm（100nm）尘埃落上就是 6 倍于特征的"陨石"，足以短路或断路整个芯片。洁净室按 Fed Std 209E（已废，仍沿用口径）/ISO 14644-1 分级：Class 1（ISO 3）= 每立方英尺 ≥0.5μm 颗粒 ≤1 颗（每立方米 ≤35.2 颗），Class 10（ISO 4）≤10 颗/ft³。现代先进产线光刻区达 ISO 1-2，比手术室（ISO 5-7）洁净千倍。控制四要素：①层流（Laminar Flow）——ULPA 滤网（0.12μm 效率 99.999%）从天花板垂直下吹，风速 ~0.3-0.5m/s，颗粒被气流带走不回流；②正压——洁净室气压高于走廊，开门时空气外溢不内灌；③人员防护——bunny suit（无尘服）只露双眼，人体每分钟脱落 ~100 万皮屑颗粒是最大污染源，风淋室（air shower）吹掉表面颗粒；④材料/设备——所有进厂物料经传递窗（pass box）清洁。污染四类：颗粒（尘）、金属杂质（Fe/Cu/Na，深能级陷阱杀少子寿命）、有机沾污（光刻胶残留）、自然氧化层。金属污染控制到 <10¹⁰ atoms/cm²。手算：ISO 3 级 35.2 颗/m³，一片 300mm 晶圆面积 ~0.07m²，暴露在 1m³ 空气下沉降率决定缺陷密度——这正是良率（K17-25/S8）的物理底色。（Plummer Ch4; Campbell Ch1）

芯片的起点是石英砂（SiO₂，地壳第二丰富元素 ~28%）。冶金级硅（MG-Si，98% 纯）在电弧炉用碳还原 SiO₂ 得：SiO₂ + 2C → Si + 2CO（~2000°C）。但 98% 远不够——半导体要 11N（99.999999999%，一千亿个硅原子最多一个杂质）。提纯走西门子法（Siemens process）：MG-Si 与 HCl 反应生成三氯氢硅 SiHCl₃（沸点 31.8°C，易蒸馏提纯），再在 1100°C 热硅棒上氢还原：SiHCl₃ + H₂ → Si + 3HCl，沉积出多晶硅棒（polysilicon，9N-11N）。手算杂质：11N 意味着掺杂可控到 ~10¹⁰ atoms/cm³ 量级（硅原子密度 5×10²²/cm³，11N 即杂质 ≤5×10¹¹）。多晶硅再经直拉（CZ）或区熔（FZ）长成单晶锭（ingot），切片→研磨→抛光→清洗→外延，方成晶圆（wafer）。直径演进：4"(100mm)→6"(150)→8"(200)→12"(300，2001 年量产)，正推 18"(450，因成本停滞）。300mm 单晶圆面积 ~706cm²，是 200mm 的 2.25 倍，边缘损失占比更小→单 die 成本更低。（Plummer Ch3; Streetman Ch1）

直拉法（Czochralski，1916 年波兰科学家 Jan Czochralski 偶得：拉出锡单晶）占全球硅晶圆 ~90%。过程：多晶硅装入石英坩埚，加热到 1420°C（硅熔点）以上熔化；一根取向已知的籽晶（seed crystal）（通常 <100> 或 <111>）接触熔体表面，缓慢旋转（~10-30 rpm）并向上提拉（~1-3 mm/min）；熔体在籽晶末端按籽晶晶向凝固延伸，长成圆柱单晶锭。关键参数控制：①提拉速度——太快（>5mm/min）原子来不及排入晶格 → 位错环密布 → 变多晶（S1 台面"原子来得及排队"即此）；太慢产能低、锭变粗。②温度梯度——固液界面处温度梯度决定缺陷（V/G 比，V=拉速 G=梯度），现代低缺陷工艺要求 V/G 在 ~0.13-0.22 mm²/(min·K) 的"无缺陷窗口"（void-free / dislocation-free）。③旋转——籽晶与坩埚反向旋转（CCW/CW）稳定熔体对流，控制氧含量。CZ 硅含氧 ~10¹⁸ atoms/cm³（来自石英坩埚 SiO₂ 溶解），氧既是缺陷源（热施主、氧沉淀）又有益（内吸除、增强机械强度）。掺杂：生长时向熔体加 B（P 型，电阻率 ~10Ω·cm）或 P/Sb（N 型）。锭径 300mm、长 1-2m、重 ~150-200kg。（Plummer Ch3）

区熔法（Float Zone, FZ，1952 年 Theuerer）：不用坩埚——多晶硅棒竖直固定，底部籽晶，一个射频加热线圈沿棒缓慢移动，在接触处熔出一个狭窄熔区（molten zone）；熔区移动时，杂质因在固/液相溶解度不同被"赶"向末端（分凝效应 segregation），反复多次即得超高纯单晶。优势：无石英坩埚 → 氧含量极低（~10¹⁶，比 CZ 低两个量级）→ 电阻率可做到很高（>1000Ω·cm），适合高压功率器件（IGBT、晶闸管）、探测器。劣势：熔区靠表面张力悬空，直径难做大（FZ 主流 ≤200mm，300mm FZ 极少且贵），产能低。所以 FZ 占晶圆产量 <5%，专供高端功率/探测器。外延（Epitaxy，EPI）：在单晶衬底上气相生长一层同晶向单晶薄膜——CVD 外延最常用（SiH₂Cl₂/H₂ 或 SiH₄，~1100°C）：SiCl₂H₂ → Si + 2HCl。用途：①在低阻衬底上长高阻层（隔离衬底掺杂与器件层）②CMOS 的 lightly-doped epi 抑制闩锁（latch-up）③SiGe 异质结（HBT 双极管）④先进节点的应变硅。外延层厚度典型 2-15μm，掺杂在生长时用 B₂H₆/PH₃ 原位控制。区别：外延是单晶薄膜（继承衬底晶向），CVD 多晶硅是非晶/多晶（无长程有序）。（Plummer Ch3; Streetman Ch1）

单晶锭到可用晶圆要经一串机械加工。①晶锭检验与滚磨（ingot grinding）：CZ 锭是略呈起伏的圆柱，用金刚石砂轮滚磨到精确直径（300mm±0.2mm）；测电阻率（四探针）与晶向。②定向与滚磨标识：用 X 射线衍射或平边（flat，200mm 及以下）/ 缺口（notch，300mm 用 V 形槽）标定晶向（<100> 主，MOSFET 沟道迁移率高）与掺杂类型。③切片（slicing）：内圆锯（ID saw）或更现代的多线锯（multi-wire saw，一根钢丝往复 + 磨料浆，切缝损失小、出片率高）把锭切成 ~0.7-0.8mm 厚的薄片。锯片损耗 ~0.3mm/片（kerf loss），一片 2m 锭出 ~2500-3000 片。④倒角（edge rounding）：晶圆边缘磨成圆弧，减少应力集中与颗粒产生、增强抗裂。⑤研磨（lapping）：游离磨料双面研磨去锯痕、控厚度与翘曲（warp/bow）。⑥腐蚀（etching）：NaOH/KOH 湿法腐蚀去除研磨损伤层。⑦化学机械抛光（CMP）：胶体硅溶胶 + 碱性浆料，得镜面级表面，粗糙度 Ra <0.1nm（原子级平整）。⑧清洗+检测+包装。300mm 晶圆厚度 ~775μm，总平坦度（TTV）<1μm。每步都减薄晶圆——从锭到抛光片损失近半硅料。（Plummer Ch3）

晶圆每道工艺前后都要清洗——RCA 清洗（Werner Kern 1965-1970 在 RCA 实验室发明，故得名）是行业标准序列。两步：SC-1（APM，Ammonium hydroxide + Hydrogen Peroxide + Water，典型 1:1:5 或 1:2:7，70-80°C）——去颗粒与有机物：NH₄OH 轻微刻蚀硅表面 ~1-2nm（S1 台面"微刻蚀让颗粒脱落"即此），把附着颗粒连同薄层硅一起"掀"掉；H₂O₂ 氧化有机物、使表面亲水（颗粒靠静电排斥不再吸附）。代价：刻蚀多了表面粗糙度上升（又一个妥协）。SC-2（HPM，Hydrochloric acid + Hydrogen Peroxide + Water，1:1:6，70-80°C）——去金属离子沾污：HCl 与金属形成可溶络合物（Fe³⁺、Cu²⁺、Au³⁺），H₂O₂ 维持氧化电位防金属再沉积。SC-1 与 SC-2 之间用去离子水（DI water）冲洗。中间常夹 DHF（稀释 HF，50:1 或 100:1）去自然氧化层（native oxide，~1nm）：SiO₂ + 6HF → H₂SiF₆ + 2H₂O，使表面疏水（H 终端）。现代改良：单片旋转清洗（single-wafer spin clean）替代槽式（batch），减少交叉污染；臭氧水（O₃/DI）、稀释化学（dilute chemistry）省药液。超纯水（UPW）电阻率 18.2 MΩ·cm（25°C 理论极限），是清洗的最后一步。手算：SC-1 刻蚀 1-2nm，若每道清洗都刻，30 道工序累计刻蚀可达数十 nm——这正是先进节点改用更温和配方的原因。（Plummer Ch4; Kern RCA 1970）

热氧化（1965 年 Deal & Grove，Fairchild）是硅工艺基石——硅与氧/水汽反应在表面生长 SiO₂，消耗的硅来自衬底本身（长 1nm SiO₂ 消耗 ~0.44nm Si，因 SiO₂ 密度 2.27 vs Si 2.33 g/cm³，体积膨胀 2.27×）。反应：干氧 Si + O₂ → SiO₂（致密、慢、界面态少，用于栅氧）；湿氧 Si + 2H₂O → SiO₂ + 2H₂（快、厚、疏松，用于场氧/掩蔽）。Deal-Grove 模型设三个串联通量：①气相输运（氧化剂从主气流到晶圆表面）②穿过已生成 SiO₂ 的扩散（Fick 第一定律，J=D·C*/x_ox）③Si/SiO₂ 界面化学反应（J=k·C_i）。稳态三通量相等，解得 x_ox² + A·x_ox = B·(t+τ)：抛物线速率常数 B=2D·C*/N₁（扩散控速，长时主导，x_ox∝√t）；线性速率常数 B/A=k·C*/N₁（反应控速，短时主导，x_ox∝t）；τ 为初始氧化层修正。手算：干氧 1000°C 下 B≈0.165μm²/h、B/A≈0.1μm/h，长 1μm 需 t≈(x²/B)+(x/(B/A))≈6+10≈16h——这就是氧化慢的代价。模型在 <20nm 极薄区失效（实测长得比模型快，因初始界面反应/应力不同），1.5nm 栅氧仅 3-4 个 Si 原子层，是统计平均而非均匀连续膜。（Plummer Ch6; Deal & Grove J. Appl. Phys. 1965; Streetman Ch1）

SiO₂ 之所以无可替代（直到高 κ 时代）：①对硅的界面态密度极低（D_it~10¹⁰ eV⁻¹cm⁻²，经氢退火钝化悬挂键后）②禁带宽 9eV、击穿场强 ~10MV/cm 是优良绝缘体 ③与硅热膨胀匹配、粘附好 ④是天然掩蔽层（阻挡掺杂扩散）。质量杀手：①可动离子沾污——Na⁺/K⁺（来自人手、炉管）在 SiO₂ 中迁移，改变 V_t 漂移（早期 IC 失效主因）；对策：氯氧化（通 HCl/Cl₂，氯捕获钠形成 NaCl 挥发）+ 磷硅玻璃（PSG）吸杂。②界面陷阱——Si/SiO₂ 界面悬挂键（P_b 中心）；对策：400-450°C 氢退火（N₂/H₂）钝化。③固定电荷 Q_f——界面 ~2nm 内过剩硅（带正电）。④氧化层陷阱/击穿——经时击穿（TDDB）。表征手段：椭偏仪（ellipsometry，测厚度+折射率，精度 ~0.1nm）、C-V 曲线（测 D_it、Q_f、平带电压 V_fb）、XPS/TEM（界面原子结构）、击穿测试。栅氧质量直接决定 MOSFET 阈值电压稳定性与可靠性——这是 ch14/ch16 器件物理的工艺根基。现代 45nm 以下用 HfO₂ 高 κ（k~25）替代 SiO₂（k=3.9），等效氧化层厚度 EOT=κ_SiO₂/κ_high-k × t_phys 降到 ~1nm 而物理厚度 ~3-5nm 抑制隧穿漏电。（Plummer Ch6）

光刻（photolithography，希腊语"石写"）是把掩模版（mask/reticle）图形转移到晶圆上的过程，占 IC 制造成本 ~30%、工序时间 ~30%，是节点推进的引擎。标准流程八步：①表面预处理——HMDS（六甲基二硅氮烷）增粘，使光刻胶疏水附着。②涂胶（spin coat）——滴胶后高速旋转（~3000-5000 rpm），离心力铺开成均匀薄膜，厚度由转速/粘度定（~0.1-2μm）；软烘（soft bake，~90-120°C）去溶剂。③对准曝光（align & expose）——掩模版与晶圆精确对准（套刻 overlay，先进节点 <2nm），光照透过掩模版把图形投影到胶上。④曝光后烘（PEB，post-exposure bake）——化学放大胶必需，催化反应扩散（~110-130°C）。⑤显影（develop）——TMAH（四甲基氢氧化铵，~0.26N）溶解曝光区（正胶）或未曝光区（负胶），显出图形。⑥坚膜（hard bake）——增强胶附着力与抗蚀性。⑦刻蚀/注入——以胶为掩模转移图形到下层。⑧去胶（strip/ash）——等离子体灰化（O₂）或溶剂去除。每一步都有缺陷模式：颗粒、气泡、驻波、显影不全。（Plummer Ch5）

光刻分辨率由瑞利判据（Rayleigh criterion）三条公式定。①分辨率（最小特征 CD）：CD = k₁·λ/NA。λ=曝光波长，NA=数值孔径（投影物镜收光能力，NA=n·sinθ，n 是透镜与晶圆间介质折射率），k₁=工艺因子（光刻胶/掩模/RET 综合，理论下限 0.25 即 Abbe 衍射极限，k₁=0 不可能）。②焦深（DOF, Depth of Focus）：DOF = k₂·λ/NA²——能保持清晰成像的轴向范围，先进节点要求 > 胶厚+平坦度，否则离焦图形糊掉。注意 DOF∝1/NA² 而 CD∝1/NA：增大 NA 提分辨率但 DOF 平方级恶化，是核心矛盾。③套刻（overlay）：层间对准精度，须 <CD/3。手算：i 线 λ=365nm、NA=0.6、k₁=0.6 → CD=0.6×365/0.6=365nm（0.35μm 节点）；浸没式 ArF λ=193nm、n_水=1.44、NA=1.35、k₁=0.28 → CD=0.28×193/1.35=40nm；EUV λ=13.5nm、NA=0.33、k₁=0.3 → CD=0.3×13.5/0.33=12nm。波长从 365→193→13.5nm 缩 27 倍，但节点从 0.35μm→7nm 缩 50 倍——靠 NA↑+k₁↓（RET）+多重曝光补足。（Plummer Ch5; Rayleigh 1896）

光刻胶（photoresist）是光敏聚合物，分两类。正胶（positive）：曝光区发生光化学反应变得可溶（如 DNQ-酚醛树脂体系，DNQ 抑制溶解，曝光后生成茚羧酸反而促溶），显影液 TMAH 溶掉曝光区 → 胶图形与掩模版透明区相同。分辨率高、抗刻蚀好，是主流。负胶（negative）：曝光区交联（cross-link）变得不可溶，显影溶掉未曝光区 → 胶图形与掩模版透明区相反。灵敏度高、粘附好但分辨率较低（溶胀 swelling 限制），用于厚胶/封装/ MEMS。化学放大胶（CAR, Chemical Amplification Resist，1980s IBM Ito & Willson 发明）：DUV/EUV 必需。机理：曝光产生少量光酸（PAG，photoacid generator），PEB 时酸作为催化剂不被消耗、循环催化去保护反应（de-protection），一个光子产生的酸催化数百次反应 → 灵敏度放大 100-1000×，弥补 DUV/EUV 光子通量不足。代价：酸扩散（acid diffusion）模糊图形边界（限制分辨率）、对碱性污染物极敏感（空气中 ppb 级胺即"中毒"T-topping）、PEB 温度敏感。EUV 胶还面临光子散粒噪声（photon shot noise）：13.5nm 光子能量高但通量低，单像素光子数少 → LER/LWR（线边缘/线宽粗糙度）恶化，是 EUV 量产核心难题（分辨率-灵敏度-粗糙度 RLS 三角权衡）。（Plummer Ch5; Ito & Willson ACS Symp. 1982）

曝光波长一路缩短以提分辨率（CD∝λ）。①g 线/i 线（汞灯光谱 436nm/365nm）：接触/接近式与早期投影式，0.5-0.35μm 节点。②深紫外 DUV：KrF 准分子激光 λ=248nm（0.25-0.13μm）、ArF λ=193nm（130-45nm）；准分子激光器（excimer laser）脉冲式、功率高。ArF 干式 NA≤0.93（空气 n=1，sinθ≤1 的物理极限）。③浸没式光刻（immersion，2002 年 TSMC 林本坚 Burn Lin 提出）：在透镜与晶圆间充超纯水（n=1.44），NA=n·sinθ 突破 1 达 1.35，等效把 193nm 波长缩短到 193/1.44=134nm，一举把 ArF 推进到 7nm 节点（配合多重曝光）。水浸没带来气泡/水痕/热管理难题。④EUV 极紫外 λ=13.5nm：波长骤降 14 倍。三大灾难：所有材料（含空气）都强烈吸收 13.5nm → 必须全程真空；无透镜可用 → 改用多层膜反射镜（Mo/Si 40 对，每面反射率 ~67%，10+ 面镜后仅 ~2% 光到达晶圆）；光源功率低 → 锡液滴（Sn droplet）被 CO₂ 激光打两发成等离子体辐射（LPP，laser-produced plasma），转换效率仅 ~3-5%，光源 ~250-500W 是量产瓶颈。ASML NXE 系列垄断，单台 ~1.5-3 亿美元、重 ~180-250 吨。⑤未来 High-NA EUV（NA=0.55，2024 起）。多重曝光（MPT：LELE/SADP/SAQP）是 DUV 延寿关键。（Plummer Ch5; ASML; Burn Lin 2002）

刻蚀（etching）把光刻胶图形转移到下层薄膜，分湿法与干法。湿法刻蚀：液态化学试剂（如 HF 刻 SiO₂、H₃PO₄ 刻 Si₃N₄、KOH/TMAH 刻 Si、王水刻金属）。特点：①各向同性（isotropic）——各方向速率相同，产生横向钻蚀（undercut），图形保真度差，特征 <3μm 时胶下掏空使线宽失控；②选择比（selectivity）高——被刻层 vs 掩模/下层的速率比可达 100:1 以上（化学反应专一）；③简单、便宜、批量。故湿法只用于大尺寸、清洗、去牺牲层。干法刻蚀：等离子体（气相），特点：①各向异性（anisotropic）——垂直方向远快于横向（离子定向轰击），得垂直剖面，是亚微米 patterning 必需；②选择比较低（物理轰击不分材料）；③无废液、可控、可原位监控。干法三类：等离子体刻蚀（化学为主）、溅射刻蚀（物理为主，纯 Ar⁺ 轰击，各向异性极好但选择比 ~1、损伤大）、反应离子刻蚀 RIE（化学+物理协同，主流）。各向异性度 A = 1 - (横向速率/纵向速率)，A=1 完美垂直。选择比 S = R_被刻/R_掩模。（Plummer Ch10; Campbell Ch10）

等离子体（plasma）是部分电离气体——含离子、电子、自由基（radical）、中性粒子、光子。刻蚀腔抽真空（~1-100 Pa），通反应气体（CF₄、SF₆、Cl₂、HBr、O₂ 等），射频（RF，13.56MHz 或更高）电场加速电子碰撞气体分子 → 电离+解离，产生辉光放电（glow discharge）。三种活性物种分工：①自由基（化学刻蚀）——电中性、各向同性扩散到表面，与薄膜化学反应生成挥发性产物（如 F· + Si → SiF₄↑ 挥发）；化学刻蚀选择比高但各向同性。②离子（物理刻蚀+方向性）——被等离子体鞘层（sheath，阴极附近 ~几十 V 的暗区）电场垂直加速轰击晶圆，提供各向异性（定向）+ 溅射去除产物 + 注入能量促进化学反应；但选择比低、造成晶格损伤。③光子/电子——辅助解离。鞘层电场垂直于晶圆是关键：离子几乎垂直入射 → 底部刻蚀快、侧壁慢 → 各向异性。参数调控：气压（低压→离子平均自由程长→方向性好）、功率（高→离子能量大→各向异性强但损伤大）、气体配比（调化学/物理比例）。终点检测（endpoint detection）：光谱仪（OES）监控产物特征谱线（如 SiF₄ 在 ~440nm），谱线骤变即刻穿。（Plummer Ch10）

RIE（Reactive Ion Etching）是化学与物理的协同——占先进节点刻蚀主导。机理：反应气体（如 CF₄ 刻 Si/SiO₂、Cl₂ 刻 Al、SF₆ 刻 Si）在等离子体中解离出自由基（化学）+ 离子（物理）。离子垂直轰击做三件事：①溅射去除表面非挥发产物 ②打破化学键、注入能量加速表面反应（离子增强化学刻蚀，刻蚀速率 > 纯化学+纯物理之和，称协同效应 synergy）③维持垂直方向性。自由基在各向同性表面做高选择比化学反应。两者协同 → 既有垂直剖面（离子定向）又有合理选择比（化学专一）。关键权衡：加大离子能量 → 各向异性↑但选择比↓+损伤↑；全靠化学 → 选择比↑但回到各向同性（S4 台面即此）。侧壁钝化（sidewall passivation）：加入聚合物形成气体（C₄F₈、CHF₃），在侧壁沉积聚合物保护层，离子垂直轰击底部去除保护层继续刻、侧壁保护层未被轰击得以保留 → 实现高深宽比垂直刻蚀。Bosch 工艺（深硅刻蚀 DRIE，用于 MEMS）：SF₆ 刻蚀与 C₄F₈ 钝化两步骤快速交替（各 ~5-10s），循环往复刻出 >89° 近垂直、深宽比 >20:1 的深槽（侧壁呈扇贝状 scalloping）。原子层刻蚀（ALE, Atomic Layer Etching）：交替"钝化-轰击"逐原子层去除，自限制（self-limiting），是 7nm 以下精确刻蚀方向。刻蚀偏差（etch bias）、微负载效应（microloading，图形疏密区速率差）、ARDE（深宽比依赖刻蚀）是三大缺陷。（Plummer Ch10）

掺杂（doping）把本征硅（载流子 ~10¹⁰/cm³）变成可控导电的 P/N 型——是 PN 结、MOSFET 源漏、阱的基础。掺 V 族（P/As/Sb，5 价）得 N 型（多子电子），掺 III 族（B/In/Ga，3 价）得 P 型（多子空穴）。两种工艺：热扩散（thermal diffusion）与离子注入（ion implantation）。热扩散：高温（900-1200°C）下杂质原子从气相/固相源进入硅并随机行走渗透。优势：设备简单、可同时处理多片、能形成深结；劣势：①高温（与后端金属/低 κ 工艺不兼容）②各向同性（横向扩散与纵向等量，特征缩小时结宽失控）③浓度受固溶度（solid solubility）限制④精度差（靠温度/时间控，难做超浅结）。离子注入：把杂质电离、加速到 keV-MeV 能量直接"射入"硅。优势：①低温/室温 ②各向异性（垂直入射，横向散射小）③剂量精确（束流积分，±1%）④能量控深度（R_p 可调）⑤可注入超浅结。劣势：①晶格损伤（碰撞级联致非晶化）②需退火修复+激活 ③设备贵、单片处理。故现代工艺：注入为主，扩散仅用于深阱/吸杂等少数场合。（Plummer Ch7-8; Streetman Ch4）

热扩散由菲克定律（Fick's laws，Adolf Fick 1855）描述。第一定律：扩散通量 J = -D·(∂C/∂x)——杂质从高浓度流向低浓度，D 是扩散系数（cm²/s，Arrhenius 温度依赖 D=D₀·exp(-E_a/kT)，E_a 是激活能 ~3-4eV）。第二定律：∂C/∂t = D·(∂²C/∂x²)（D 恒定、一维）。两种典型解（对应两步扩散工艺）：①恒定表面源（预淀积 pre-deposition）——表面浓度恒为固溶度 C_s，解为余误差函数分布 C(x,t) = C_s·erfc(x/(2√(Dt)))，总掺入量 Q = 2C_s·√(Dt/π)。②有限源（推进 drive-in）——先淀积固定总量 Q 再推进（无新杂质进入），解为高斯分布 C(x,t) = Q/√(πDt)·exp(-x²/(4Dt))，表面浓度随时间下降。手算：B 在 Si 中 1100°C，D≈1.5×10⁻¹³ cm²/s，推进 1h（3600s）→ √(Dt)=√(5.4×10⁻¹⁰)=2.3×10⁻⁵ cm=0.23μm，结深 x_j≈2√(Dt)·ln(...)≈0.5-1μm。扩散长度 √(Dt) 是特征尺度。局限：高温、各向同性（横向扩散 ~纵向，结变宽）、固溶度封顶（B ~10²⁰、As ~10²¹/cm³）。（Plummer Ch7; Fick 1855）

离子注入机（ion implanter）五大件：离子源（ion source，把掺杂气体如 BF₃/PH₃/AsH₃ 电离）→ 质量分析器（magnet，按 m/q 筛选所需离子，去杂质）→ 加速管（accelerator，电场加速到 keV-MeV）→ 扫描系统（把束均匀扫过晶圆）→ 靶室。剂量（dose Φ，ions/cm²）由束流积分精确控制：Φ = I·t/(q·A)。能量 E 决定射程。射程分布：离子进入硅后与核（弹性碰撞，nuclear stopping）和电子（非弹性，electronic stopping）碰撞损失能量，最终停在某深度。LSS 理论（Lindhard-Scharff-Schiott 1963）给出近高斯分布：N(x) = Φ/(√(2π)·ΔR_p)·exp(-(x-R_p)²/(2ΔR_p²))，R_p=投影射程（projected range，平均深度），ΔR_p=射程歧离（straggle，标准差，~0.1R_p）。手算：B⁺ 注入 Si，E=50keV → R_p≈0.15μm、ΔR_p≈0.045μm；E=200keV → R_p≈0.55μm。As⁺（重）射程浅、B⁺（轻）射程深。峰值浓度 N_peak = Φ/(√(2π)ΔR_p)，如 Φ=10¹⁵、ΔR_p=4.5×10⁻⁶cm → N_peak≈10¹⁵/(2.5×4.5×10⁻⁶)≈9×10¹⁹/cm³。注入是各向异性（垂直入射，横向散射仅 ~ΔR_p 量级），故能保持图形保真——这是它取代扩散的核心原因。沟道效应（channeling）：离子沿晶轴入射会"钻"得很深，用倾斜注入（tilt ~7°）或非晶化表面抑制。（Plummer Ch8; LSS 1963）

高能离子撞入硅晶格，与硅原子核弹性碰撞产生碰撞级联（collision cascade）——把硅原子撞离格点，形成空位（vacancy）、间隙原子（interstitial）、位错环；高剂量时表面层完全非晶化（amorphization）（失去长程有序）。非晶层不导电（杂质卡在损伤处未激活），且缺陷会成为漏电通道/复合中心——必须退火（annealing）修复。退火两任务：①修复损伤——让硅重结晶（solid-phase epitaxy, SPE，非晶层以剩余单晶为模板重新生长，~500-600°C）②激活杂质——让注入杂质从间隙位跳到替位位（substitutional，才能贡献载流子）。矛盾：激活需要高温/长时间，但高温又让杂质扩散（抹掉精确的注入剖面）——"想激活就伤剖面"。退火技术演进：①炉管退火（furnace，~30min，扩散大）②快速热退火 RTA（rapid thermal annealing，卤素灯，~10-30s，1000-1050°C，扩散较小）③尖峰退火（spike annealing，~ms 级，峰值温度更高时间更短）④毫秒激光退火（laser spike annealing / flash lamp）——激光脉冲仅加热表面 ~1ms，熔化-再结晶，激活率近 100% 而扩散 <1nm，是 22nm 以下超浅结最优解（设备贵）。瞬态增强扩散（TED, Transient Enhanced Diffusion）：注入产生的过量间隙原子在退火初期与杂质（尤其 B）结合形成团簇再释放，使 B 扩散比正常快 10-100×，是超浅结的大敌；对策：C/Ge 共注入（捕获间隙）、低温退火。激活率 = 替位杂质/总注入剂量。（Plummer Ch8）

沉积（deposition）在晶圆上生长薄膜——介质（SiO₂/Si₃N₄/低 κ）、导电（多晶硅/金属 W/Cu/Al）、半导体（Si/SiGe 外延）。三大家族按物理/化学机制分：①CVD（化学气相沉积）——气相前驱体在表面发生化学反应生成固态薄膜+气态副产物。台阶覆盖（step coverage）好、膜质致密、可批量；需较高温度（部分用等离子体降温）。②PVD（物理气相沉积）——靠物理方法（溅射/蒸发）把源材料原子化，原子直线飞到晶圆冷凝成膜。纯度高、低温、金属首选；但 line-of-sight（视线）方向性 → 台阶覆盖差、高深宽比孔会 keyhole 空洞。③ALD（原子层沉积）——CVD 的极限形式，前驱体交替脉冲+purge，每循环自限制吸附生长 ~0.1nm 单原子层。共形性（conformality）完美（深宽比 >100:1 也均匀）、厚度精确到原子级；但慢、前驱体贵。选型逻辑：①要共形/精确/高 κ → ALD ②要金属/纯度高 → PVD ③要厚介质/批量/速度 → CVD ④要填孔（gap fill）→ HDPCVD/电镀。三者互补而非取代（S6 台面主旨）。评价指标：台阶覆盖率 = 侧壁厚度/底部厚度，共形性 = 各处厚度均匀度。（Plummer Ch9）

CVD 五步：①反应物输运到晶圆附近 ②吸附到表面 ③表面化学反应（含成核、膜生长）④副产物脱附 ⑤副产物输运走。速率可由质量输运控速（mass-transport limited，高温，速率对温度不敏感、对气流敏感）或表面反应控速（reaction-rate limited，低温，速率 Arrhenius 温度敏感）。主要类型：①APCVD（常压，~1atm）——简单、快，但台阶覆盖一般、颗粒多（SiO₂）。②LPCVD（低压，~0.1-1 torr）——气体分子平均自由程长、扩散快 → 台阶覆盖好、膜均匀致密；温度较高（~600-800°C）；沉积多晶硅、Si₃N₄、SiO₂（LTO）。③PECVD（等离子体增强）——用 RF 等离子体提供反应能量 → 低温（~200-400°C），兼容后端金属/低 κ；膜质略逊（含氢、密度低）；最常用（SiO₂/Si₃N₄/低 κ/SiON）。④HDPCVD（高密度等离子体）——沉积与刻蚀同时进行（in-situ）→ 卓越填孔能力（gap fill），用于浅沟槽隔离 STI、层间介质 ILD。⑤MOCVD（金属有机 CVD）——III-V 化合物（GaN LED/激光器）。⑥EPI（外延，单晶 CVD）——Si/SiGe 单晶层。反应例：SiH₄ → Si + 2H₂（多晶硅，~600°C）；SiH₄ + 2N₂O → SiO₂ + 2N₂ + 2H₂（PECVD 氧化硅）。（Plummer Ch9）

PVD 靠物理过程把源材料原子化，原子在真空中直线飞行（line-of-sight）冷凝到晶圆。①蒸发（evaporation）：源材料（Al/金属）在真空（~10⁻⁶ torr）中加热（电阻/电子束 E-beam）到蒸发，蒸气直线沉积。膜纯、应力可控，但台阶覆盖差（严格 line-of-sight）、合金成分难保持（各元素蒸气压不同分馏）、高深宽比孔留 keyhole。②溅射（sputtering，主流）：氩气（Ar）辉光放电产生 Ar⁺，被电场加速轰击靶材（cathode，如 Ti/TiN/Al/Cu），动量传递把靶原子"打"出来（溅射产额 yield ~0.5-2 原子/离子），靶原子飞到晶圆沉积。优势：①几乎所有材料可溅射（含高熔点金属、合金、化合物）②合金成分保持好 ③膜致密、粘附好 ④可加偏压/磁控（magnetron）增强。磁控溅射（magnetron sputtering）：靶后加磁场束缚电子、提高电离率 → 低压高速率、减少晶圆损伤。台阶覆盖问题：line-of-sight 使深孔/沟槽底部接收原子少（cosine 分布），高深宽比（>2:1）出现 keyhole 空洞、面包圈（overhang）。对策：①准直器（collimator）滤掉斜向原子 ②离子化 PVD（IMP，把溅射原子电离后用偏压垂直拉入）③高温重流（Al reflow）④改用 CVD-W 填栓/电镀铜（现代主流）。PVD 主要沉积金属互连（Al/Ti/TiN/Cu 籽晶层）、阻挡层/粘附层。（Plummer Ch9）

ALD（Atomic Layer Deposition，1970s 苏联 Aleskovsky 提出，1980s 芬兰 Suntola 用于 EL 显示器）是自限制（self-limiting）逐层沉积。机理：把 CVD 的"同时通气"拆成"交替脉冲+吹扫（purge）"——①脉冲前驱体 A（如 HfCl₄ 或 TEMAH），在表面饱和化学吸附（一层即止，多余气相被 purge 吹走）②purge ③脉冲前驱体 B（如 O₃/H₂O），与吸附的 A 发生表面反应生成一个原子层产物+副产物（HCl），同样自限制 ④purge。一个循环（cycle）生长 ~0.1-1.2Å（一个原子层），厚度 = 循环数 × 每循环厚度，数字式精确控制（±1 层）。优势：①完美共形性——表面反应不依赖视线/扩散，深宽比 >100:1 的孔/沟槽侧壁底部同样均匀（高 κ 栅介质、3D NAND 电荷俘获层 ONO、FinFET 栅极包裹必需）②厚度原子级精确 ③低温、膜致密无针孔。劣势：①慢（每循环需 0.1-1s，沉 10nm 需 ~100 循环 ~分钟级，产能低）②前驱体贵、需高纯高挥发稳定 ③化学受限（需找到合适自限制反应对，铜 ALD 至今未量产）。应用：HfO₂ 高 κ 栅介质（45nm Intel 2007 起）、Al₂O₃ 钝化/阻挡、TiN 金属栅/阻挡层、3D NAND 的 ONO 与阻挡层、DRAM 高 κ 电容。ALD 是摩尔定律延续到 FinFET/GAA 时代的关键使能工艺。（Plummer Ch9; George Chem. Rev. 2010）

CMP（Chemical Mechanical Polishing/Planarization，1965 Monsanto 用于硅片抛光，1990s IBM 引入多层金属互连）是化学腐蚀与机械研磨的协同——把起伏表面磨成全局平坦（global planarization），是多层堆叠的前提（上层光刻 DOF 容不下下层起伏）。机理：晶圆面朝下压在旋转抛光垫（pad，多孔聚氨酯）上，浆料（slurry）从中心供给。①化学作用——浆料的化学试剂（氧化剂+络合剂+催化剂）与表面反应生成一层软的、易去除的产物层（如 Cu 被 H₂O₂/过硫酸盐氧化成 CuO/Cu(OH)₂，或被甘氨酸络合）；SiO₂ CMP 用碱性浆料（KOH/NH₄OH，pH 10-11）使表面硅氧键水解成软的水合硅酸层。②机械作用——浆料中的纳米磨料颗粒（SiO₂/Ce₂O₃/Al₂O₃，~20-150nm）+ 抛光垫的粗糙微凸体，把软产物层机械擦除，露出新表面继续反应。循环往复。Preston 方程（1927，玻璃抛光经验式）：去除速率 RR = K_p·P·v，P=施加压力，v=相对速度，K_p=Preston 系数（材料/浆料/垫决定）。关键自平坦效应：凸起处接触压力大（P 大）→ 磨得快，凹陷处压力小→磨得慢 → 自动趋于平坦。缺陷：①碟形凹陷 dishing（软金属区被过度磨低下凹）②侵蚀 erosion（密集图形区介质被磨低）③划痕 scratch（大颗粒/杂质）④腐蚀 corrosion（残留化学）⑤残留残留物 residue。终点检测（endpoint detection, EPD）：精确到秒是核心——光学干涉（反射光谱随膜厚变化）、电机电流/摩擦力（磨到不同材料扭矩变）、涡流（金属层变薄阻抗变）。现代 CMOS 全流程 30-40 次 CMP（每层金属+每层通孔+STI+栅极）。CMP 是"在可控范围内犯错"的极致——磨过头就 dishing，磨不够就不平。（Plummer Ch11; Preston 1927）

制造是"在可控范围内犯错"，而"可控"的前提是测量（metrology）与检测（inspection）——没有测量就没有良率管理。两者分工：①计量 metrology——测量尺寸/厚度/成分/电学参数（定量）；②检测 inspection——找出缺陷/颗粒/图形错误（定位，与参考图或相邻 die 比对）。关键计量工具：①CD-SEM（扫描电测量测关键尺寸 CD，分辨率 ~1nm，但电子束可能损伤光刻胶）②光学 CD（OCD/散射测量 scatterometry，用反射光谱反演图形轮廓，快、无损、可在线）③椭偏仪（测膜厚+折射率，~0.1nm）④套刻测量（overlay，diff-based/image-based，精度 <0.1nm）⑤AFM（原子力显微镜，测粗糙度/三维形貌）⑥四探针/范德堡（测薄层电阻 R_s）⑦XRD/XRF（测成分/应力/晶向）。检测工具：明场/暗场光学检测（KLA-Tencor 主导，全球检测量测份额 ~60%）、e-beam 检测（查电学缺陷）、缺陷复查（defect review SEM）。工艺控制方法学：①SPC（统计过程控制，控制图监控参数漂移）②APC/R2R（先进过程控制/run-to-run，用前片结果调后片配方）③FDC（故障检测与分类，实时传感器监控腔体状态）④DOE（实验设计，优化工艺窗口）。良率（yield）模型：Y = (合格 die 数)/(总 die 数)。缺陷密度 D₀（defects/cm²）决定良率——Murphy 模型 Y=[(1-e^(-D₀·A))/(D₀·A)]²、Poisson Y=e^(-D₀·A)、Negative Binomial Y=(1+D₀·A/α)^(-α)（α 是缺陷聚集因子）。手算：A=100mm²=1cm²、D₀=0.1/cm² → Poisson Y=e^(-0.1)=90.5%、Murphy Y=[(1-e^-0.1)/0.1]²=90.4%、NB(α=2)=87.8%。D₀ 每降一半，大芯片良率显著提升——这就是为什么洁净室/检测/CMP 终点控制如此关键，也是 S8"良率是最终裁判"的定量基础。（Plummer Ch11; KLA; Stapper IBM 良率模型）