产业风云

产业链六环是一张价值递增的全球分工网：设计（Fabless，~$2000 亿，美国占 ~60%）把算法与架构变成网表和版图；制造（Foundry+IDM，~$1500 亿）把版图印上硅；封测（OSAT，~$400 亿）把 die 变成可用器件；设备（SEMI 口径 2024 ~$1100 亿）与材料（~$700 亿）是制造的上游"卖铲人"；EDA+IP（~$150-200 亿）规模最小却杠杆最大。价值分布呈微笑曲线：NVIDIA 毛利 ~75%、TSMC ~56%、OSAT 龙头仅 ~15%——利润大头在设计品牌与上游卡点，中段制造靠规模与良率吃饭。四条流贯穿六环：数据流（GDSII/网表）、材料流（硅片/气体/光刻胶）、资金流（capex/NRE）、人才流。每一环 CR3≥70% 不是巧合：规模经济摊薄千亿级固定投入、技术壁垒挡住新进入者、生态锁定（PDK/认证/标准）抬高切换成本，三者叠加的自然垄断。台上六环光带与四色流动，正是这张网的交互投影。（WSTS/SEMI/TrendForce 2024-2025 口径）

三种模式的分水岭是 1987 年。此前全行业是 IDM——设计与制造同屋（Intel/TI/NEC），设计能力被 fab 资本绑定；1979 年 Mead-Conway 革命与 MOSIS 流片班车把设计门槛降到一所大学也能付，Fabless 开始萌芽（Xilinx 1984、Cyrix 1988）。张忠谋看见两个市场失灵：其一，先进 fab 的 capex 每 ~4 年翻一倍（Rock 定律），中小设计公司养不起；其二，IDM 的 fab 不愿为竞争对手代工——产能与良率数据都是机密，"信任"本身成了稀缺品。于是纯代工诞生。分工的经济学本质是产能池化：TSMC 聚合几百家 fabless 的订单把利用率顶到 80%+，摊薄每台数亿美元设备的折旧；fabless 则把固定成本变可变成本（按晶圆付费），资本集中于研发与生态。报表对比最直观：NVIDIA 毛利 ~75%、几乎无 fab；TSMC 毛利 ~56%、年背 $300-400 亿 capex——智力与资本的共生。代价：当制造环节收敛到一家独大，分工的效率与供应链的脆弱成为同一枚硬币的两面。

代工格局是"一超多强、先进节点独大"：营收份额 TSMC ~62-67%（TrendForce 2024），但先进节点（≤7nm）产能份额 ~92%（美国商务部 2020 统计口径）——真正卡脖子的是先进产能而非总产能。Samsung Foundry 第二（~7-9%），2022 年抢先量产 3nm GAA 却因早期良率 ~50-60% 流失高通/NVIDIA 大单；Intel 从 IDM 转向 IFS（18A 定档 2025），试图用国家意志+政府补贴重夺代工市场；SMIC ~5-6%，以成熟制程为基本盘，N+2（DUV 多重曝光等效 7nm）由麒麟 9000S 验证；UMC/GF 停在 14/12nm 退守特色工艺。节点时间线：7nm 2018、5nm 2020、3nm 2022、2nm 2025——每代 capex 接近翻倍（$100 亿→$200 亿→$300 亿+）。92% 的成因是客户黏性三重锁：PDK 与 IP 生态绑定、2-3 年产品认证周期、良率学习曲线领先 12-18 个月——先发者一旦建立良率与信任优势，后进者只能打价格战，而先进节点没有价格战空间。台上 fab 成本曲线 tab 的指数增长，就是这张格局图的成因。

回报周期是产业最冷酷的算术。手算一座 3nm fab：capex $200 亿、按 7 年折旧 = $29 亿/年；月产能 10 万片即 120 万片/年，则每片晶圆背 ~$2400 固定折旧——这是 $20000 晶圆价的骨架。再看研发强度：TSMC 每年研发投入占营收 8-9%（~$80 亿），ASML ~17%，Intel 峰值 ~25%；这些投入的回报期以 5-10 年计，中间任何一次断档就是代际落后。于是产业长出两种反直觉的投资哲学：反周期投资——TSMC 在 2009 金融危机逆势上调 capex、2011-12 年用 28nm 甩开对手，三星在 DRAM 价格战里屡次逆周期扩产熬死 Infineon/尔必达；超长周期主义——EUV 从 1988 年概念到 2019 年 HVM 历时 31 年、累计投入超百亿美元，没有任何财务资本受得了这种回报曲线，只能靠产业资本+国家意志+客户共创分摊。Rock 定律（fab capex 每 4 年翻倍）比摩尔定律（2 年翻倍）跑得更快——资本本身成为物理缩放的瓶颈，这正是 S5 第二失败的伏笔。

ASML 的垄断是"时间造出来的"：1988 年前后 EUV 概念萌芽（Bell Labs 与日本学界），1997 年 Intel 牵头 EUV LLC 联盟验证可行性，2001 年 ASML 收购 SVG 获得美国扫描投影光刻能力，2013 年收购 Cymer 拿下光源，2017 年入股蔡司 SMT 锁死光学——每一步都是十年尺度的并购与共创。台上刻的物理细节：13.5nm 极紫外只能靠 LPP 产生——CO₂ 激光预脉冲把锡滴打成等离子体，每秒 5 万个锡滴、250W 光源功率从 30W 爬了十几年；EUV 被一切材料吸收，不能用透镜只能用布拉格多层膜反射镜，蔡司镜面粗糙度 <50pm，相当于从月球看地球表面 1mm 的起伏；双工件台磁悬浮同步精度亚纳米。市场结构：EUV 装机 100% 份额，High-NA EXE:5000（~€3.5-4 亿/台、~250 吨）2024 年首台交付 Intel。为什么钱堆不出：40 国 5000+ 供应商的供应链、上万族专利网、IMEC-TSMC-Intel 客户共创的良率数据闭环——三条护城河里没有一条能用现金即时兑换，$1000 亿买得到零件清单，买不到 30 年的迭代日志。

光刻之外的设备城是寡头分疆：AMAT（FY2024 营收 $272 亿）覆盖沉积/离子注入/CMP 全栈，是"全能王"；Lam（~$150 亿）刻蚀份额 ~50%，3D NAND 百层以上高深宽比刻蚀（深宽比 >60:1）是其招牌；TEL（~$160 亿）涂胶显影 Track 90%+，与每一台光刻机接口；KLA（~$98 亿）量测检测 ~60%，先进节点每万片晶圆要过几千个检测点，良率爬坡速度取决于它。Big 5 合计 ~75-80% WFE（SEMI：2024 全球设备销售 ~$1100-1200 亿，中国曾为最大买家占 ~40%+）。每个细分都是"单点极致"：刻蚀配方是上万次试错的参数空间，沉积膜质靠几十年的腔体 seasoning 经验——know-how 锁在工程师脑子里与机台日志里，不在专利文本里。中国突破：中微 AMEC 的 CCP 介质刻蚀进 TSMC 5nm 产线、北方华创 NAURA 全栈覆盖、拓荆 PECVD/ALD、华海清科 CMP；但先进量测（KLA 腹地）与 EUV 相关仍近零。卡脖子是全栈的——这正是 S9 第二问"独立造 EUV 最不现实"而"28nm 全栈 10 年可行"的产业依据。

材料城是最隐蔽的卡点。硅片：信越 ~30% + SUMCO ~25%，前二 55-60%，300mm 片要求 11N（99.999999999%）纯度，氧含量/微缺陷密度规格是几十年拉晶参数的沉淀；光刻胶：JSR/TOK/信越/住友四家日本 90%+，EUV 胶更集中于两三家，灵敏度与线边缘粗糙度（LER）的权衡是配方黑箱；特种气体：Air Liquide/Linde/Air Products 等 80%+，纯度以 ppb（10⁻⁹）计，一批 HF 超标毁一炉晶圆；CMP 抛光液：Entegris（原 Cabot）/Fujimi/AGC 前三 70%+，粒径分布决定平坦化质量；掩模基板：HOYA/AGC 70-80%。卡点杀伤力的实证是 2019 年 7 月日本对韩国出口管制：氟化聚酰亚胺/光刻胶/高纯氟化氢三项限制，三星/SK Hynix 库存仅撑数周——日本占高纯 HF ~90%。材料市场本身只有 ~$700 亿，却杠杆着 $6300 亿的芯片产值，杠杆率约 1:9；材料认证周期 1-2 年、替换成本极高，故"最隐蔽的刀"一旦出鞘，下游没有即时替代。

摩尔定律有两半：密度翻倍（物理/技术半）与成本减半（经济半）。前半还活着：4004 的 2250 管→M4 的 280 亿管→2nm 将上千亿管。后半死在 28nm：手算 1971 年 4004 售价 $60、2250 管，单管 ~2.7 美分；2014 年 28nm 晶圆 $3000 切 ~636 颗 100mm² die、每 die ~20 亿管，单管成本落到 ~$3/十亿管——五个数量级的红利吃完后，IBSTech 成本曲线在 16/7nm 之后转为上行。反转三因：其一，EUV 使光刻成本台阶式跳升（单层曝光成本为 ArF 浸没的数倍）；其二，FinFET/GAA 三维结构使工艺步骤数倍增（3nm 掩模 ~100 层、工序上千道）；其三，SRAM bitcell 自 7nm 起停在 ~0.021μm² 不再缩——芯片里占面积大头的存储阵列密度不再跟随逻辑进步。结果：玩得起 ≤5nm 的只剩 TSMC/Samsung/Intel 三家左右，摩尔定律从"普惠规律"变成"VIP 俱乐部"。台上双轴曲线（密度↑ vs 单管成本触底反弹）就是这两半定律的分家现场。

把晶圆价拆成固定+可变两部。固定 = capex 折旧 + 厂务：手算 3nm fab $200 亿、7 年折旧 = $29 亿/年，月产 10 万片即 120 万片/年，每片背 ~$2400 折旧；再加洁净厂房/厂务设备 ~$500-1000/片。可变 = 基板（300mm 抛光片 ~$100-150）+ 耗材（气体/光刻胶/靶材，EUV 胶与金属栅气体使 3nm 耗材达 $1000-2000/片）+ 能耗（EUV 单次曝光耗电为浸没式数倍）+ 人工维护。加总得 28nm ~$3000、7nm ~$9000-10000、3nm ~$17000-20000——涨价速度远超密度增益，故单管成本不再降。利用率是放大器：50% 利用率时固定摊分翻倍（$2400→$4800/片），这就是 TSMC 永远把利用率顶在 80%+、而三星代工亏损的主因之一。再叠良率：卖的是 good die 不是晶圆，die_cost = wafer/(gross×Y)，良率 50% vs 90% 是 80% 的成本差。算盘台五滑块（晶圆价/面积/D₀/模型/案例）正是这个模型的手算分解器。

NRE（一次性工程费用）是先进节点的门票。3nm SoC 一次 tapeout 总设计成本 IBS 口径 $5-10 亿（高端 CPU/GPU $15-20 亿），构成：数百至千名工程师年、EDA 全流程 license、IP 授权（Arm 架构许可千万美元级+按片抽成）、验证与仿真加速器机群，以及最贵的一项——掩模组。掩模成本阶梯：28nm 全套 ~$150-300 万（ArF 单次曝光 ~40 层掩模）；7nm ~$1000-1500 万（DUV 四重图形化使掩模数翻倍）；3nm ~$5000-7500 万（EUV 单张 mask blank 加保护膜 $10-30 万，全套含几十层 EUV）。更残酷的是 respin：tapeout 后改一次版 = 再付一套掩模 + 3 个月日程。分摊算术决定谁能玩：$10 亿 NRE ÷ 1 亿颗出货 = $10/颗（手机 SoC 付得起）；÷ 10 万颗 = $10000/颗（只有售价 $3-4 万的 AI 加速器付得起）。"出货不到百万颗的芯片不敢上 3nm"不是修辞，是 NRE/volume 这条除法的直接推论——摩尔定律由此被改写成出货量游戏。

三个良率模型的推导与选择：Poisson Y=e^(-D₀A) 假设缺陷独立均匀分布——面积 A 的 die 上零致命缺陷的概率；Murphy Y=((1-e^(-D₀A))/(D₀A))² 假设缺陷有尺寸分布、部分覆盖不致命，比 Poisson 宽容，是工业界常用基线；负二项 Y=(1+D₀A/α)^(-α) 引入聚类因子 α——缺陷倾向成团（一次颗粒爆发污染一片区域），α→∞ 时退化为 Poisson。手算验证（与算盘台同步）：A=2cm²、D₀=0.1 时 Poisson e^-0.2=81.9%、Murphy 82.1%——D₀A 小时两模型几乎重合；A=8.14cm²（814mm²）时 Poisson 44.3%、Murphy 46.8%、NB(α=4) 47.5%——大 die 上模型选择直接左右百亿美元级产能决策。成本杠杆：die_cost ∝ 1/Y，良率 50%→60% 降本 17%、70%→80% 降本 12.5%，故"每升 10 个百分点≈12-15%"。良率学习曲线：D₀ 随累计晶圆量按 ~t^(-k) 下降，TSMC 3nm 从 50% 爬到 80% 用 18 个月——这段曲线是工程师 7×24 小时喂出来的，资本只能买设备、买不到爬坡时间。

半导体产业政策是 40 年一次的摆锤：1976 年日本 VLSI 技术研究所联日立/NEC/东芝赶超美国 DRAM；1987 年美国 SEMATECH（政企各 ~$1 亿/年）救光刻；1986 年《美日半导体协定》用关税强制定价下限。本轮规模空前：美国 CHIPS 法案 $527 亿（$390 亿制造激励+$110 亿研发+25% 投资税收抵免）、欧盟 Chips Act €430 亿、日本对 Rapidus 与 TSMC 熊本注资逾 ¥2 万亿、韩国 K-Semiconductor 税抵、中国大基金三期合计 ¥6800 亿+。出口管制是政策的另一张脸：2022.10.7 BIS 新规（14/18nm 阈值+FDPR 外国直接产品规则）、2023.1 日荷三方协定、2023.3 日本 23 种设备管制、2024-25 扩至 HBM 与先进封装。政策经济学：BCG 测算完全本地化的自给供应链将使芯片价格升 35-65%、全球重复 capex 超 $1 万亿——补贴本质是用纳税人钱买"安全保险"，市场效率与国家安全在此明码交换。台上时间轴每条红字背后，都是比较优势向安全逻辑让渡的定价记录。

地缘政治在产业链地图上标出三类卡点：技术型——EUV（荷兰 100%）、EDA（美国三巨头 ~80%）、关键材料（日本）；产能型——先进逻辑 ≤7nm 约 92% 在台岛、CoWoS 先进封装同样高度集中；通道型——台海航道与美国长臂管辖（FDPR 让任何使用美技术/美设备的 fab 都受管制约束）。压力测试已经发生两次：2020-22 缺芯让车企停产，暴露"准时制"供应链在产能错配前的脆弱；2022.10.7 之后管制切断 SMIC 获取 EUV 与先进工具，逼出 DUV 多重曝光路线（成本高、良率低，但可用）。反事实测算同样清醒：BCG 估计美中全面脱钩将使美企每年损失 $800-1200 亿在华营收与 10 万+岗位，同时给中国留出 5-10 年替代窗口——管制代价双向。故"全球化万岁"只是和平时期的假设：安全逻辑一旦启动，供应链从 just-in-time 转向 just-in-case，效率让位于冗余，比较优势让位于阵营化。

中国现状是三层画像：成熟制程——中芯/华虹 28nm 及以上产能占全球 ~30%，部分产线设备国产化率 40-60%（北方华创刻蚀/沉积、华海清科 CMP 已入主流产线）；先进节点——中芯 N+2（DUV 四重曝光等效 7nm）经麒麟 9000S 验证，成本与良率付溢价但证明"做得出"；EUV 层——光源/物镜/双工件台全零，是最短板。五条破局路径与时间尺度：① 成熟制程全栈国产化（2-3 年到 70%+）；② DUV 多重曝光榨干浸没式光刻（已验证，经济性差但战略可用）；③ 先进封装 chiplet 弯道（差距比光刻小，3-5 年接近）；④ EDA 全栈重建（5-10 年，华大九天等点工具已进产线，全流程仍缺）；⑤ RISC-V 开放架构绕开 ARM/x86 授权墙（中国已是最大生态贡献方）。关键变量是"试错机会"：国产设备只有被国产 fab 真用、真坏、真改，学习曲线才转——管制反而把这门课强制开课。差的是时间，不是方向。

人才是产业最慢的变量：SEMI 与 McKinsey 估算 2030 年全球产业人才缺口 100 万+；美国侧 SIA 测算到 2030 需新增 ~9 万岗位，而本土微电子方向 PhD 每年仅 ~1000 人、其中多数为国际学生，签证政策直接决定留存率；中国侧直接从业 ~50-60 万人、缺口 30-50 万，28 所国家示范性微电子学院（2015 首批 9 所）与 2021 年设立的"集成电路科学与工程"一级学科是制度回应。为什么慢：本科 4 年+硕博 3-6 年+3-5 年完整流片周期经验 = 10-15 年才能养成一位架构师或工艺集成工程师——比建一座 fab（2-3 年）还慢。教育瓶颈在"流片机会"：3nm 一次掩模数千万美元，学生只能靠 MPW 多项目晶圆班车（MOSIS/Europractice/国内流片平台）摸到真实工艺，故人才培养上限由流片资源决定。人才战的本质是学习曲线之战：谁给工程师真实 tapeout 与良率爬坡的机会，谁就长出团队——三星当年从美日挖人+本土送培，TSMC 靠几代工程师复利，皆如此。人是慢变量，也是唯一能复利的变量。

硅周期是带 2-3 年产能滞后的蛛网周期：需求冲击（换机潮/新应用）→缺货涨价→capex 过热→产能释放撞上需求放缓→过剩跌价→砍资本开支→再缺货，一转 3-5 年。历史坐标（WSTS）：2001 互联网泡沫破裂市场 -30%+；2009 金融危机 -9.6%；2017-18 存储超级周期（+21.6% 后 2019 -12.1%）；2020-22 疫情缺芯；2023 去库存 -8.2% 至 $5269 亿；2024 AI 拉动 +19.1% 回 $6276 亿；2025 预测 ~$7000 亿。两个结构性放大因子：存储（三家寡头、价格弹性极大）与 AI capex（单一客户千亿美元级订单使周期波峰更陡）。胜负手在反周期投资：TSMC 2009 年金融危机中逆势上调 capex、2011-12 用 28nm 锁死领先；三星在 DRAM 价格战中三次逆周期扩产熬走 Infineon/尔必达；中国大基金三期 2024 年周期底落地。读数指标：SEMI WFE 预测（领先）、库存周数（同步）、存储合约价（温度计）。周期是市场的心跳——怕它的人被它收割，懂它的人借它扩份额；台上周期钟的四相（扩张/顶峰/收缩/谷底）各配一种策略，正是这套投资哲学的交互版。