多核共鸣

SMP五要素（Stallings Ch14）：对等核、统一共享地址空间、UMA（各核到内存等延迟）、单一操作系统映像、共享总线+仲裁。台上你连的就是教科书拓扑：四个对等核挂一条共享总线，内存塔是唯一真值源。总线给SMP三重馈赠：广播介质（每个cache控制器都看得见）、天然串行化（同一时刻只容一单事务→操作全序免费）、结构极简。也是三重枷锁：带宽随核数摊薄、电气负载限制挂载数、仲裁延迟随核数上升。商用史：Pentium Pro（1995）首次把MESI总线监听带进x86，SMP一路走到8路服务器。经验边界：共享总线SMP在4–8核后吞吐即被总线事务吃掉——S5你会亲眼看到锁竞争把带宽吞到70%，这就是通往NUMA与NoC的剧情伏笔。UMA的「等延迟」是共享内存编程模型最干净的物理底座：程序员不需要知道数据在哪。

Amdahl 1967年原文的本意就是泼冷水：只要程序有串行部分，并行加速就有上界。你在台上推完的六步给出闭式：S = 1/(s+(1-s)/N)，N→∞时 S_max=1/s。代入验算：s=0.1、N=4 → 1/(0.1+0.225)=3.08×；N=16 → 6.4×；N=64 → 8.77×——离10×的天花板越来越近，离64×永远遥远。注意s的口径：不只是「没并行化的代码」，同步、锁竞争（S5的自旋锁）、通信、内存墙全都计入s。反方是Gustafson（1988）：若问题规模随N增长（scaled speedup，S'=N−s(N−1)），扩展近乎线性——s=0.1、N=64时S'=57.7×。两律合读：固定负载看Amdahl（悲观），固定精度看Gustafson（乐观）。台上双旋钮把s从0调到0.5，曲线从直线塌成折线——这不是数学游戏，是每一代超算与多核采购评审的第一张表。

共享内存模型（pthreads/OpenMP）：所有线程读写同一地址空间，通信隐式发生在load/store里——写起来最像单线程直觉，代价是一致性与同步全成了程序员的责任（锁、原子操作、内存序，S5连环坑）。消息传递模型（MPI/Actor/CSP）：进程各拥私有内存，通信必须显式send/receive，不共享可变状态——S3台上「各有各的真相」的撕裂在这个模型里根本不存在，因为副本即真相、通信即复制。Trade-off：共享内存赢在低延迟细粒度共享（单机多核的天然形态），消息传递赢在容错与扩展（无共享状态→无一致性协议开销→天然跨机；超算MPI与Go channel皆此脉）。物理层的讽刺是两者互相实现：NUMA的「共享内存」建立在互连网络的消息传递之上（S6/S7），而消息传递的管道与通道又跑在共享内存缓冲区上。你这一章搭的SMP+MESI，本质是给「共享内存这个甜蜜谎言」做工程兜底——抽象是谎言，但它是能兑现的谎言。

台上这套双核MESI就是工程原型的最小化：两条总线事务撑起全部语义——BusRd（我要读，谁有副本请应答）、BusRdX（我要独占写，所有副本立即作废），BusWB（写回内存退位）。E态是协议的省钱设计：PrMiss时若无人应答BusRd，缓存行直接落E——此后本地写入E→M一声不响（silEnt upgrade，零总线事务），这就是「独占」二字的含金量。S态写则必须先BusRdX把兄弟副本打成I，台上计数器里BusRdX每跳一次，就是一次全总线的作废广播——你按「尝试跳过BusRdX直接S→M」时被拦下，因为跳过它就等于允许两个M并存，S3的数据撕裂当场复现。商用演化两条路：监听协议（snooping，Pentium Pro起）靠总线广播天然看得见一切，但核数一多广播风暴吞带宽；目录协议（directory，NUMA标配）把「谁持有副本」记成一张表，消息点对点精准投递——扩展性换来了目录存储与查找延迟。扩展态：AMD的MOESI加O态（Owned，脏数据可直供兄弟核，省一次回写）；Intel的MESIF加F态（Forward，指定唯一应答者，避免多核同时应答的总线冲突）。另一类坑与正确性无关但同样致命：false sharing——两个核写同一缓存行里不同变量，MESI照样来回作废，性能掉到串行以下；解法是缓存行对齐填充（padding）。

counter++丢失2618次（17382≠20000）的元凶是「读-改-写」三步不原子：两核各读旧值、各加一、各写回，MESI只保证第二次写之前能看到对方的值——它管顺序，不管你读完到写回之间发生了什么。三种原语是三种止损方案（CSAPP Ch12）。自旋锁：test-and-set原子指令（x86的lock xchg/cmpxchg）把「读-改-写」压成硬件不可分割的一步，拿不到锁就忙等；台上你把竞争核数从2拉到8，总线带宽被自旋风暴吃掉70%——每个等待者都在疯狂BusRd监听锁变量，锁本身成了热点缓存行。工程改良：ticket锁（取号排队，FIFO公平，杜绝饥饿）、MCS队列锁（每个等待者自旋于自己专属的缓存行，总线流量降为O(1)次失效）。互斥锁：拿不到就睡眠（futex：先用户态自旋几圈，再进内核挂起），省下空转的核，代价是一次上下文切换约1–10μs——临界区必须长过切换开销才划算，短临界区自旋反而赢。屏障（barrier）：所有线程到齐才放行，用于并行循环的同步点；实现用sense reversal（双相翻转），避免所有线程挤在同一变量上自旋。选型口诀：短临界区多核自旋、长临界区或可能阻塞用互斥、阶段推进用屏障。锁不是免费的：Amdahl公式里的s，一大半是锁竞争捐的——S2那条抬不起头的曲线，在这台上有了物理解释。

NUMA的裂土不是任意切割：每个节点=一小组核+本地内存+节点间互连（Intel UPI / AMD Infinity Fabric），地址空间仍然统一——所有节点看得见全部内存，只是远近不同。台上的延迟刻度就是真实比例的缩影：本地80ns（1×）、一跳节点160ns（2×）、最远节点320ns（4×）；真实双路服务器上远端延迟约1.4–1.9×，四路以上2–4×并不夸张。关键约束：MESI一致性照常工作（所以叫ccNUMA，cache-coherent NUMA），代价是目录协议接管监听——S7你连的片上网络就是节点间那条互连。编程上的分水岭是页放置：Linux默认first-touch——页分给第一个触碰它的节点，串行初始化的数据全落单节点，并行阶段其他节点全在跑远端访问，性能能掉一半。三板斧：numactl --cpunodebind+--membind把线程与内存钉在同域；--interleave轮询分配（对付无法局部化的随机访问）；内核的自动页迁移（NUMA balancing，周期性统计缺页热点把页搬回使用者）。台上你手动做的「迁移数据到节点0」，内核每几秒就在真实机器上做一遍。Trade-off：UMA让程序员无知地快乐、让机器拥挤地死去；NUMA把「数据在哪」写进性能账本——扩展性的每一分，都是从抽象里赎回来的。

共享总线的死穴台上已经演示过：同一时刻只容一单事务，核数翻倍带宽减半。NoC的解法是把「一根线连所有」换成「很多短线连很多点」——每个节点配一台路由器（router），消息切成报文（packet）再切成流控单元（flit）逐跳转发，多条链路可同时传不同的报文，总吞吐随网络规模增长而不是摊薄。路由器五段流水（H&P Ch4/Dally教材）：输入缓冲（IB）→路由计算（RC，查表或算术决定下一跳）→虚通道分配（VA）→交叉开关分配（SA）→交叉开关传输（ST）。你按「尝试总线连所有」时被警告的正是带宽算术：64核挂一根总线，每核分到的带宽是1/64；Mesh上每对相邻节点独享一条链路，同时通信对数可达链路数（8×8网格112条双向链路）量级。代价是把广播变成了难题：总线时代MESI的作废广播人人可见，NoC上广播要生成多播树或逐点投递——这就是为什么商用多核（如Intel Mesh上的目录协议）普遍用目录+点对点消息替代监听。台上网格里流动的紫色数据包粒子，每一颗都在走这条五段流水。

四种拓扑用同一组指标打分：对角跳数（(0,0)→(7,7)的最短路径）、全网平均跳数、聚合带宽、布线成本。Mesh：维序曼哈顿路径7+7=14跳，平均2×63/24≈5.3跳；链路短、布局规整、扩展只加行列——但延迟随距离线性长，对角通信天生吃亏。Ring：64节点按行序连成一圈，(0,0)与(7,7)恰好相邻（首尾相接）只要1跳——但这是运气，全网平均64/4=16跳、最坏32跳，且所有远距流量都要挤过同一段环，带宽随规模恶化；它的胜场是布线最省（每节点2条链路），IBM Cell、Intel Haswell的环状互连、NVLink的环都是它。Tree：64叶二叉树，叶到叶必经根6+6=12跳，平均约10跳——树根是全网的带宽瓶颈，只适合汇聚型流量（如所有核写同一个汇聚点）。Torus：Mesh每行每列首尾相接，对角距离降为min(7,1)×2=2跳、平均约4跳、延迟方差最小——代价是链路数翻倍（环绕边要跨芯片长走线）。台上四键切换读数对得很齐：Torus「延迟最低/布线代价高」、Ring「带宽低/成本最低」。没有全能冠军：消息偏斜（traffic pattern）决定谁赢——对角流量选Torus、规整近邻选Mesh、汇聚流量选Tree、成本敏感选Ring。

拓扑是路网，路由算法是交通规则。维序路由（XY-routing）：先沿X走完再拐Y——规则简单，且通道依赖图天然无环，不会死锁；8×8 Mesh上(0,0)→(7,7)正是先右7步再下7步。自适应路由：看实时拥塞绕路（XY堵了走YX），延迟更低，但「各走各的聪明」可能围成一个环互相等——你按「触发自适应路由死锁」看到的四个数据包原地打转，就是通道依赖环：每个包持有对方需要的链路、等待对方释放的链路，循环等待=死锁。三个解药：turn model（禁止环上必要的一两个转弯，如奇偶转弯限制）、虚通道（VC，一条物理链路分时复用多条逻辑通道，打破物理等待环）、路由限制（逃生通道escape VC，永远维序、保证可达）。流控层决定报文怎么切开走：存储转发（整包收齐再转发，延迟=跳数×整包）、虚切割（收到头flit即可转发，流水起来）、虫孔（wormhole，头flit探路、后续flit像蠕虫身体一样跟着流，缓冲需求最小——但头flit被堵，整条蠕虫横占多跳链路，最容易死锁）。工程组合拳：XY+虫孔+2条虚通道（一条自适应一条逃生），是学术与商用（如Tilera、Intel SCC）反复验证过的稳态配置。

同构多核的信仰是「一颗核设计好，复制N遍」——编程简单、调度对称、验证一遍过；它的坟墓正是K15-10的暗硅：功耗预算只够点亮一小撮核时，其余大核是点了不敢用的奢侈摆设。大小核把预算花在刀刃上：小核（E-core）用大约1/4的面积换来单位功耗下接近的性能（能效最优区），大核（P-core）保留单线程峰值——ARM big.LITTLE（2011，A15+A7）首创，Intel Alder Lake（2021，Golden Cove+Gracemont）跟进，Apple M系列全线皆此脉。台上的三模式读数就是调度器的真实困境：「后台任务」全用小核3W拿下，「突发任务」大小核齐上抢延迟，「全用大核(同构)」功耗翻几倍还点亮不了几颗——EAS（Energy Aware Scheduling，Linux 5.0+）干的就是这个决策：用每核的能耗-性能曲线（energy model）把任务往「性能刚好够用」的核上推。异构的代价是调度复杂度（线程迁移跨核微架构状态、缓存冷启动）与内存序差异（ARM上不同核的内存模型细节曾让锁代码踩坑），以及验证成本——每多一种核，测试矩阵乘一次。Extreme异构是GPU/加速器路线：数量换宽度、宽度换单元面积，量级再降一个台阶——但那已需要主机-加速器编程模型，共享内存的甜蜜谎言到此为止。

三家把同一道题（功耗墙下堆并行）答出三种卷法。Intel：单die大到良率扛不住后走P+E混合，Alder/Raptor Lake用环形总线串起P核簇与E核簇，缓存一致性靠环上的监听盒（CBox）与目录；Meteor Lake起转向tile拼装——异构从核级上升到die级。AMD：Chiplet是最激进的解耦——Zen CCD（8核，共享L3）做小片良率高，I/O die单独工艺（IOD），两者用Infinity Fabric（NUMA式互连）拼接；EPYC最高12 CCD = 96核单插槽，台上的NUMA远近之别在片内真实存在（跨CCD的L3访问延迟不同）。ARM：不造芯片只造蓝图，big.LITTLE/DynamIQ定义大小核接口，互连（CMN，mesh NoC，正是S7台上那张网）外购可配——生态卷法导致终端百花齐放：Neoverse N系列打云上能效、V系列打HPC，Apple/高通/联发科各拿蓝图改出自己的异构。三条路线一个共同点：没有人再堆「更多相同的核」——Intel卷混合调度、AMD卷die拼装、ARM卷生态分工，全部押注「更合适的核」。台上三张架构热区卡片点开时，看的正是这三种赌注的物理形态。

多核是线程级并行（TLP），SIMD是数据级并行（DLP）：一条指令、多个操作数同时算——寄存器多宽，一次就并行多少路。台上四档正是x86二十年的宽度竞赛：标量32位1路、SSE（1999，Pentium III）128位4路float、AVX（2011，Sandy Bridge）256位8路、AVX-512 512位16路；ARM的NEON定在128位4路，Apple M系列后扩展至SVE2式可变向量。吞吐读数4×/8×/16×是理论上限，实际看三条折扣：访存带宽（16路乘加要喂数据，缓存供不上则空转）、对齐与聚集（gather指令跨步访存远慢于连续）、以及功耗降频（AVX-512重负载触发license-based降频，全核2.4GHz掉到2.1GHz，HPC圈著名的「AVX-512税」，Skylake-X时代实测让一些代码负优化）。适用边界：DLP只对「同一操作、不同数据」的规整循环生效——图像像素、矩阵乘、卷积天生合适；分支密集的标量逻辑一分钱加速都拿不到。这也是为什么SIMD是GPU的前身与同义词根：GPU本质上是「超宽SIMD+海量线程掩盖访存延迟」的极端形态。台上切宽度时读数跳的1×→16×，是编译器自动向量化（-O3 -march=native）与intrinsics手写能追到的同一道天花板。

一条主线串起全部场景：功耗墙（S0：Dennard失效，频率停在3.5GHz）→ 多核起步（S1：SMP共享总线，UMA平等）→ 加速幻灭（S2：Amdahl天花板S=1/(s+(1-s)/N)，s=0.1时64核只有8.77×）→ 一致性深渊（S3：私有缓存各持真相，副本撕裂）→ 协议修补（S4：MESI用BusRd/BusRdX一拍一拍抢回一致）→ 原子性再崩（S5：读-改-写不原子，counter++丢2618次；锁救竞态、锁竞争成新瓶颈）→ 裂土扩容（S6：NUMA远近2×/4×，数据在哪与怎么算同样重要）→ 脉络重建（S7：NoC四拓扑各有死穴，Mesh/Ring/Tree/Torus按流量选）→ 异构降维（S8：大小核治暗硅、SIMD以宽度换数量、Chiplet拼装降成本）→ 三问清账（S9：排除法收网）→ 图谱归一（S10：点亮15块碎片）。贯穿的三个顿悟：多核不是单核×N（Amdahl罚串行）；一致性不是天生的（MESI每一拍都是事务）；没有最优设计（每个架构选择都是trade-off——带宽vs扩展、延迟vs布线、性能vs功耗）。结丹四层圆满——但这座法阵到底有多快、快在哪里、慢在哪里，需要一把尺：下一章，度量之门。